2.5Gb/s0.35μm CMOS时钟恢复芯片

介绍了基于0．35μm CMOS工艺的2．5Gb／s时钟恢复电路设计。根据工艺特点，电路采用倍频器加全模拟镇相环蛄构。模拟表明，电路能工作在2．5Gb／s速率上，镇定范围达到100MHz，5V电压供电下功耗小于330mW。     

半速率时钟10Gb／s光纤传输用2：1复接器设计

介绍了使用0．2μm GaAsHEMT工艺设计的一个10Gb／s以上的光纤传输用2：1复接器。该复接器使用了半速率时钟的结构。为了减小功耗，设计时使用了3．3V的电源，并对每个单元进行了优化。整个芯片的功耗约为460mW。测试结果显示，该电路可以工作在10Gb／s以上的数据速率。     

基于半速率锁相环的5Gb/s CMOS单片时钟恢复电路

利用TSMC的O．18μm CMOS工艺,设计实现了单片集成的5 Gb/s锁相环型时钟恢复电路。该电路采用由半速率鉴相器、四相位环形电流控制振荡器、电荷泵以及环路滤波器组成的半速率锁相环结构。测试表明：在输入速率为5 Gb/s、长度为211-1伪随机序列的情况下,恢复出时钟的均方根抖动为4．7 ps。在偏离中心频率6MHz频率处的单边带相位噪声为-112．3 dBe/Hz。芯片面积仅为0．6mm×O．6 mm,采用1.8 V电源供电,功耗低于90 mW。     

12.5Gb/s 0.18μm CMOS时钟与数据恢复电路设计

采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器(PFD)、四级环形压控振荡器(VCO)、V/I转换器、低通滤波器(LPF)、1:2分接器等模块,其中PFD采用一种新型半速率的数据采样时钟型结构,能提高工作速率达到12.5 Gb/s.芯片测试结果显示,在1.8V的工作电压下,VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s、长度为231-1的伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2.     

2.5Gb/s 0.18μm CMOS时钟数据恢复电路

采用TSMC公司标准的0．18μm CMOS工艺，设计并实现了一个全集成的2．5Gb／s时钟数据恢复电路．时钟恢复由一个锁相环实现．通过使用一个动态的鉴频鉴相器，优化了相位噪声性能．恢复出2．5GHz时钟信号的均方抖动为2．4ps，单边带相位噪声在10kHz频偏处为-111dBc／Hz．恢复出2．5Gb／s数据的均方抖动为3．3ps．芯片的功耗仅为120mW．     

24万兆比特每秒激光器/光调制器驱动电路

一种应用于高速光纤通讯系统的激光二极管／调制器的单片集成驱动电路已开发成功。该电路的制造使用了0．2μm PHEMT工艺,它的工作信号带宽超过12GHz。在12Gb／s速率下测得了摆幅峰值为3．4V的输出信号眼图。基于实验结果,我们判断该电路的最大工作速率超过24Gb／s。该驱动器电路使用单电源-4．5V供电,功耗小于1．8W。     

5-Gb/s 0.18-μm CMOS集成时钟提取功能的2:1复接器设计

摘要：采用SMIC 0.18um CMOS工艺设计并实现了一个5-Gb/s在片集成时钟提取功能的2:1复接器,且该时钟提取子电路具有自动相位对准功能.芯片面积为670um*780um.在1.8V电压下,总功耗为112 mW, 输入灵敏度在50 mV以下, 输出单端摆幅大于300 mV. 测试结果表明,该复接器能够在不需要任何外接元件、参考时钟或外部相位调整下可靠地工作在1.8 Gb/s至2.6 Gb/s之间的任何输入数据速率. 该芯片可被用在并行光互连系统中.     

基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计

介绍一种用于千兆以太网的1．25Gb／s分接器电路。该电路实现了1路1．25Gb／s高速差分数据到10路125Mb／s低速并行单端数据的分接功能。电路采用树型分接器结构进行设计,包含一个高速1：2分接器电路和两个低速1：5分接器电路。芯片采用台湾TSMC的0．25μm混合信号标准CMOS工艺进行设计,后仿真结果表明,所设计电路完全达到了千兆以太网的系统要求。可以工作在1．25Gb／s的数据速率上。     

一种全数字半速率鉴相器的设计

鉴相器是高速时钟数据恢复环路的关键电路,其性能的优劣直接影响了整个系统的工作。通过系统分析,提出了一种全数字半速率鉴相器设计方案,按照全定制设计流程采用SMIC 0.18μm CMOS混合信号工艺完成了电路的设计、仿真。结果表明该电路在2.5 Gb/s收发器电路中可以稳定可靠地工作。     

10Gb／s0．18μm CMOS限幅放大器

采用SMIC0．18μm 1P6M混合信号CMOS工艺设计了10Gb／s限幅放大器。该放大器采用了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下,得到了足够的带宽以及频率响应平坦度。后仿真结果表明,该电路能够工作在10Gb／s速率上。小信号增益为46．25dB,-3dB带宽为9．16GHz,最小差分输入电压摆幅为10mV。在50Ω片外负载上输出的摆幅为760mV。该电路采用1．8V电源供电,功耗为183mW。核心面积500μm×250μm。