基于FPGA和AD9951的可编程信号源

提出一种基于可编程逻辑器件FPGA和直接数字频率合成(DDS)技术,产生各种信号的系统设计及其实现.简要介绍了系统中主要器件的选择及其特性,重点阐述了DDS的基本原理、系统的工作原理、硬件结构及各部分电路的详细设计,介绍了FPGA中控制电路的设计及程序的下载.给出了FPGA中控制电路的时序仿真波形,并验证了其可行性.系统采用FPGA和AD9951相结合,使得系统设计更加实用和广泛.     

基于SOPC的DDS信号发生器

直接数字频率合成(DDS)技术是信号源的发展方向。系统由FPGA主控板、矩阵键盘、LCD显示模块、DAC902模数转换器、高速乘法器组成。在FPGA里面采用SOPC技术和DDS技术,设计出了幅度、频率可以在一定范围内随意设置的多种波形发生器。     

基于双DDS的高速任意波发生器实现技术

提出了一种基于双 DDS(Direct Digital Frequency Synthesizer)的高速任意波发生器实现技术。在利用 FPGA实现DDS的基础上 ,使用两路 DDS分别产生主波形和调制波形 ,方便地实现两个任意波信号的幅度调制 ;同时 ,通过调制波形数据实时控制主 DDS的频率控制字 ,用数字的方法直接实现波形的各种频率调制。并重点对高速相位累加器、调频和扫频等功能进行了详细的分析和设计 ,最后给出了实验及应用结果     

基于FPGA技术的多功能DDS信号发生器设计

介绍DDS的基本理论及新型FPGA器件(EP1K10)的特点,并结合EP1K10对DDS信号发生器的设计过程及优化方案进行论述.最终实现频率、相位、复合波形皆可调节的直接数字合成的信号发生器.     

一种基于DDS的函数发生器

针对综合测试仪的函数发生器模块的高集成度和低成本的要求,设计了一个通过现场可编程门阵列(FPGA)实现直接数字频率合成(DDS)数字部分的函数发生器。它由微处理器系统、DDS系统、模拟通道3部分组成;在FPGA内部设计了相位累加器和ROM波形存储表,通过加载频率控制字改变波形频率,实现了DDS系统的数字部分,采用W77E58单片机作为函数发生器的微处理系统。测试结果表明,设计的函数发生器输出的正弦波、方波和三角波完全满足项目对波形幅度、频率、精度等指标的要求。     

基于Virtex-4 FPGA的低功耗图像融合系统

基于电源模块、外部存储器和FPGA器件等具体分析了融合系统的低功耗设计。FPGA器件选择了Xilinx公司针对高性能信号处理的Virtex-4 SX35三百万门级芯片,电源模块采用TI公司的两片TPS54310和一片TPS54610,具有低功耗特性,电压调节范围为0.9~3.3 V,调节精度可达1%。外部存储器使用高速、低功耗的ZBT SRAM存储器,消除了标准SRAM器件存在的读和写周期间的等待状态和空闲周期,该功能可极大地改善存储器性能,在存在频繁的读/写操作变换时效果更佳。结合图像融合算法的特点和Virtex-4 SX系列FPGA的资源与技术优势,讨论了在总线编码、流水线设计和并行处理等方面的低功耗设计方法。结果显示:采用此技术设计的融合系统有效降低了系统的实际功耗,其动态功耗降幅可达50%,为提高融合系统的可靠性提供了有力支持。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

基于FPGA的多功能信号发生器设计与实现

针对传统采用单片机和DDS芯片设计信号发生器的方法具有可移植性差、硬件结构和编写DDS源程序复杂等问题,提出了基于FPGA的多功能信号发生器设计方法。采用MATLAB/Simulink和DSP Builder对DDS系统模型进行建模和仿真,并用Signal Compiler工具对模型进行编译,产生Quartus II能够识别的VHDL源程序,并在Quartus II环境中生成硬件符号,最终将顶层文件编译、综合后下载到FPGA器件中,可产生频率、幅度相位均可调的基本波、AM调制波和数字调制波。测试结果表明,该系统具有设计灵活、实现简单、参数易调整、可移植性好、输出波形性能稳定和精度高等优点。     

基于CORDIC算法的高速高精度DDS研究与实现

针对基于查找表方法不能实现高速高精度DDS,提出了一种优化的基于CORDIC算法实现高速高精度DDS的方法.介绍了CORDIC算法实现DDS中相位到幅度转换的原理.对基于CORDIC算法的DDS实现进行了较详细的描述,并在FPGA上采用流水线优化方法实现了CORDIC算法,最后在FPGA上实现了一个高速高精度DDS,实验结果表明,设计实现的DDS能稳定高速的工作.     

基于FPGA的DDS函数发生器的设计与实现

论述了利用FPGA的系统级设计工具DSP Builder开发DDS函数发生器的总体设计思路,讨论了改变输出信号频率、幅度、相位的设计方法。系统基于Altera公司的Cyclone系列FPGA,配合Silicon Labs公司高性能C8051F340单片机实现,给出了系统的软件仿真结果并完成了整个系统的硬件验证。结果证明了设计的正确性,同时表明采用DSPBuilder使DDS任意函数发生器的FPGA硬件实现更加简单,速度更快。     

高速并行数字调制信号的产生与实现

数字调制技术是高速通信传输系统的关键技术之一。本文提出了一种全并行的高速数字调制信号产生架构,该架构可以在现场可编程门阵列(FPGA)硬件平台中通过算法级的流水线实现。通过理论分析与推导,并行频域成型滤波器中的DFT/IDFT可以由低复杂度的两个基-8 FFT算法级联构成,进一步给出了具体的FPGA架构和实现方法。另外,为了进一步降低硬件资源,本文分析并设计了一种适用于并行实现的免混频数字正交上变频架构。仿真实验对高速并行数字调制架构中的并行频域成型滤波器在时域和频域分别进行了算法验证,FPGA硬件实现结果验证了高速并行数字调制信号产生的频谱性能。     

基于FPGA和单片机的信号发生器设计

介绍了一种基于PC机、单片机、FPGA和数字频率合成技术（DDS）的信号源的设计方法;其中基于FPGA的DDS模块电路采用VerilogHDL语言和原理图相结合的方式设计,上位机的信号源面板以及波形编辑生成系统则基于LabVIEW图形化语言设计;基于FPGA的信号发生器,可以在不改变硬件平台的情况下,随时对信号源系统进行重构或升级,使得应用非常灵活和方便;特别是可以通过USB2.0接口和PC机连接,使得任意波的产生更加方便和快捷;实验结果表明整个设计可以产生0.01Hz-10MHz的任意波及正弦波、方波、三角波等常规的函数信号。     

一种高精度直接数字式频率源的设计

直接数字频率合成(DDS)是近年来发展非常迅速的一种新型频率合成技术,它具有频率分辨率高、相位噪声低、频率转换时间短等特点。首先简要介绍DDS的工作原理及其性能,然后主要阐述如何利用AD9851芯片设计一个高精度直接数字式合成频率源。     

基于DDS技术的频率合成源设计

直接数字合成（DDS）是一种重要的频率合成技术，采用该技术产生的信号，具有频率转换速度快、频率分辨率高、频率稳定度高、相位变换连续、相位噪声低、集成度高、易于控制及性价比高等多种优点，可用于各种对信号频率的性能指标要求高的场合。详细介绍了高性能DDS芯片AD9858的基本原理和结构特点，以及单片机PICl8F442芯片的结构、性能特点和相关接口电路。描述了利用该芯片作为核心芯片组成频率源的全过程，包括设计原理、硬件电路和软件设计的主要流程图。     

基于FPGA和USB2.0的高速数据采集系统

介绍一种由FPGA和EZ - USB FX2系列芯片CY7C68013搭建的基于USB2.O接口的高速数据采集系统,FPGA作为主控制器对A/D转换芯片及USB接口芯片进行控制,从而实现高速采样.设计了FPGA对A/D转换芯片ADS2807的控制与对USB从属FIFO写操作的实现.测试结果表明该系统具有数据传输准确、速度快等特点,系统所能达到稳定的最高传输速度为20M B/s,小巧、便携的设计特别适用于移动的作业现场.     

铁路信号电缆网络故障在线检测系统设计

实现铁路信号电缆网络在线管理与故障自动诊断，可提高信号电缆的工作可靠性，减少电缆故障的人工排查工作量，提高铁路运营的自动化程度。设计基于同一硬件平台的多种故障检测方法相结合的铁路车站信号电缆网络故障在线检测系统，实现对车站信号电缆网络的实时在线监测和故障自动定位。该系统以DSP＋CPLD模块为核心电路，利用DDS芯片发生任意信号波形，运用新型高速A／D芯片进行采样，通过485总线实现各功能模块之间的通讯。可组成分布式检测网络，利用SSTDR检测技术实现信号电缆的实时在线监测，在线预测电缆低阻故障，再利用TFDR检测技术进行离线故障精确定位和类型判断。     

基于AD9833的多通道信号发生器设计

系统以高速微控制器为核心，利用直接数字频率合成（DDS）技术，产生多通道、多类型的单一输出信号（正弦、方波、三角信号及直流），同时可将这些单一信号作为傅立叶级数的各项分量，合成一路任意周期的输出信号。各单一信号频率、幅值、初相位可通过小键盘及LCD设定，DDS芯片产生设定频率和初相位、但幅值固定的输出信号，数字电位器、微控制器片内A／D则实现了信号幅值的闭环调节，极大地降低了幅值误差，实测结果表明该系统输出信号具有较高的精度。     

基于FPGA的直接数字合成器的设计

介绍了直接数字合成器（DDS）的基本组成及工作原理,采用QUARTUS1I软件提供的模块和VHDL语言自行设计的寄存器,实现了现场可编程门阵列（FPGA）的相位累加器和波形存储表的设计。通过频谱分析研究了DDS的输出频谱,分析讨论了引起输出杂散的原因及改善杂散的方法。研究结果表明,该设计具有较高的实际应用价值。     

基于DDS相位差可调双通道信号发生器的设计

首先介绍了DDS（直接数字频率合成技术）的基本原理,之后给出基于FPGA器件实现相位可调双路同频正弦信号发生器的设计系统。采用VHDL实现了各个模块的功能,并同时在QuartusII中完成了设计与仿真,给出了软件仿真和试验的结果。实验结果表明,该系统生成的双路同频正弦信号具有波形失真小、频率和相位精度高、输出频率和相位可调等优点。