基于CPCI总线CPU主控模块的设计与实现

在一些恶劣环境和军事应用环境条件下,所应用的计算机比普通商用计算机具有更高、更严的要求,提出基于CPCI总线的CPU主控模块设计方案.该方案严格遵守CPCI规范,利用高性能、低功耗、集成度高的ETX PM模块实现通用计算机的主板功能,采用TI公司的PCI2050B桥电路作为CPCI的接口模块,实现了多级总线扩展结构.该设计方案简化了设计,节省了30%的研制费用,缩短了1/2的研制周期.该模块已经通过舰载的应用测试,在-40～85℃的环境下,系统工作稳定,各接口应用正常,达到了该项目的技术指标要求.     

基于CPCI接口的SpaceWire总线通讯模块设计

本文在对SpaceWire总线协议、SpaceWire节点的总体框架进行深入分析的基础上,设计了支持热插拔的基于CPCI接口的高速SpaceWire数据总线的节点通讯板卡的硬件系统,重点介绍了支持热插拔的CPCI接口电源电路分析、FPGA与PCI9056接口模块时序分析和在Windriver软件环境下的驱动程序的开发,为SpaceWire上位机底层驱动接口的开发以及今后SpaceWire总线在其它任务中的应用打下了良好的基础。     

基于CPCI接口的AFDX终端测试板卡通讯模块设计研究

本文在研究航空全双工交换式以太网(Avionics Full Duplex Switched Ethernet,AFDX)实时传输协议的基础上,分析了基于CPCI接口的双冗余AFDX终端测试系统通讯模块的设计原理,重点介绍了支持热插拔的CPCI接口电源电路分析、FPGA与PCI9030接口模块时序分析和在Windriver软件环境下的驱动程序的开发,为AFDX上位机底层驱动接口的开发和软件界面的开发以及AFDX交换机的研发打下了良好的基础。     

嵌入式弹载计算机检测系统研究与实现

针对航空制导炸弹的自动检测系统,按照自顶向下的设计思路,提出了检测系统设计方案,论证了自动检测系统方案的可行性。重点阐述了CPCI的系统框架、CPCI通信技术、嵌入式智能接口技术以及其基本实现思路。通过硬件设计、嵌入式软件开发以及应用程序开发,实现了弹载计算机内嵌测试模块与自动检测系统的通信和交互操作。进一步完成了针对弹载计算机硬件接口和软件的测试,经试验验证,该自动检测系统有利于加快弹载计算机研发的试验进程,实现了开发目的。     

一种支持PCIe和PCI主机接口的模块测试平台设计

为满足外场种类繁多的具有标准PCIe和PCI主机接口的FC网络接口模块技术服务保障需求,文章设计了一种支持PCIe和PCI主机接口的FC网络接口模块测试平台,详细介绍了测试平台PCIe接口、PCI接口和FC接口的设计方案,测试验证和工程应用表明,该接口模块测试平台各项功能均满足设计要求。     

一种具有主从自适应功能的CPCI通用处理模块设计

通用处理模块在车载嵌入式系统中主要完成数据处理、计算等任务。介绍了一种基于PCI6466的具有主从自适应功能的CPCI通用处理模块的设计方案,模块针对CPCI底板总线具有主从自适应功能,为CPCI系统提供了一种通用的、具有主从自适应功能的通用处理模块的解决方案。     

CPCI数据总线接口的设计与实现

通过在FPGA中编写Verilog HDL语言控制CPCI协议转换芯片,从而实现与CPCI总线之间的高速通信.实验结果证明,该设计方案工作稳定、传输速度快、数据准确,并可扩展到其他需要通过CPCI总线的嵌入式系统中.     

基于CPCI接口的图像采集卡的设计

针对图像采集对数据的可靠性、稳定性传输要求,利用PLX公司的PCI 9656作为CPCI的桥接芯片,以ALTERA公司的Cyclone Ⅲ型FPGA作为时序控制、数据缓存,实现了CPCI接口的专用图像采集卡的设计。     

基于CPCI总线的智能A／D，D／A模块设计

A/D和D/A接口在工业控制应用中普遍存在,这就促使了基于各种接口的A/D,D/A模块的诞生.基于CPCI总线的A/D,D/A模块通过CPCI总线与主机通信,通过A/D接口采集电压信号,经过伺服控制软件处理.输出模拟量驱动执行机构.该模块使用DSP芯片对数据进行实时处理,通过CPCI总线进行快速的数据传输.在实际应用中得到了可靠性、实时性等方面验证.     

基于CPCI的1553B总线通信模块的设计与实现

提出一种基于CPCI总线的1553B通信功能模块的硬件设计实现方法,其中控制逻辑在FPGA中编程实现。首先介绍CPCI总线、1553B总线。接着描述硬件系统设计实现方法及本设计中所采用的CPCI协议接口芯片PCI9030,1553B协议接口芯片BU-61580等芯片的接口信号及控制寄存器。最后,给出PCI9030,XC3S400和BU-61580接口芯片实现接口的硬件原理图。     

基于Flexray总线的车载指挥控制任务计算机的设计与实现

文章针对车载指挥控制任务计算机的特殊需求,提出了一种以PowerPC处理器为控制核心,以CPCI总线作为系统背板总线,FlexRay作为通讯总线的系统设计方案。经过试验证明,此方案具有易扩展、集成度高、实时性强等优点,满足指挥控制任务计算机的车载应用环境需求。     

PCI总线数据模拟器设计

为了满足PCI总线在实际应用中实时性和可靠性的要求,在对PCI总线协议的研究基础上,提出并设计一种基于PCI协议,由FPGA负责控制的总线模拟器的方案。该方案在硬件上以PCI总线控制器和可编程逻辑器件（FPGA）为基础,结合EDA技术和硬件描述语言（VHDL）实现了一款适用于某军用计算机的总线数据模拟器。通过在ISE 10.1平台下对程序进行编译和综合,并在ISE simulator环境下进行了验证,证实了该方案的可行性。在某项目中的应用中,证明该方案能够满足实际通信的要求。     

基于CPCI总线的运动控制卡的设计

根据运动控制系统高可靠性要求,结合CPCI总线技术的独特优势,开发一种具有热插拔功能的运动控制卡。该卡使用的先进技术保证了系统传输的高速可靠并且使得系统具有热插拔功能,在使用及维修时更加便捷。板卡的硬件部分包括CPCI总线接口、热插拔控制器及运动控制电路,驱动程序采用WinDriver进行编写。运动控制卡已经在汽车驾驶机器人系统中应用。结果表明:该运动控制卡性能稳定、操作方便,具有广泛的应用前景。     

一种基于StarFabric总线的通用信号处理平台设计

基于共享总线(CPCI或VME)的信号处理模块由于共享总线带宽逐渐成为提升信号处理系统性能的瓶颈,开关互连技术是新一代信号处理系统互连的趋势。给出了一种基于StarFabric总线的多DSP构成的通用信号处理平台设计,突破了这种设计瓶颈,能满足多种信号处理功能的需要。     

基于双PowerPC7447A处理器的嵌入式系统硬件设计

随着雷达数据和信号处理需求的不断攀升,传统雷达数字处理系统的处理能力己渐显不足,因此有必要提高系统中每个处理单元的处理能力。鉴于此,设计一种基于CPCI标准总线和双PowerPC 7447A高性能处理器的通用处理单元硬件平台,并对部分功能单元的设计进行描述。硬件平台由双处理节点、双PMC接口和CPCI总线接口等组成,本地互连采用PCI总线,对外采用CPCI总线。该平台具有数据处理能力强、功能扩展性强、通用性强、维护方便等特点,有较高的应用价值。     

基于多ADSP-TS201的通用信号处理模块

介绍了基于CPCI总线多ADSP-201S DSP芯片的可编程通用信号处理模块的结构、工作原理和设计技术.该模块的输入输出接口采用标准低摆幅差分信号接口和标准的CPCI总线,峰值处理能力可达14.4 GFlops,通用性好,处理能力强.文中还分别介绍了如何利用该模块构成一个4波束的数字波束形成处理器,和一个可以同时对4个波束的回波信号进行线性调频信号脉冲压缩的实时雷达信号处理器.     

基于CPCI总线的FPGA加载设计

以现场可编程门阵列（FPGA, Field Programmable Gate hrray ）为核心的软件无线电平台在近年得到了广泛应用。由于具有极强的实时性和并行处理能力,FPGA芯片在无线通信、信号处理等领域得到了广泛应用。但是鉴于FPGA有易失性的特点,使得需要配备可擦可编程只读存储器（EPROM, Erasable Programmable Read Only Memory）芯片对其进行加载。对于要求实时切换不同算法的应用场景,需要系统设计能够对FPGA进行动态加载。这里介绍了xi1inx系列FPGA的加载原理,基于紧凑型PCI （ CPCI, Compact Peripheral Component Interconnect）总线设计,实现了对多片FPGA的动态加载。     

基于CPCI的信号采集板卡设计

基于CPCI总线和信号采集的相关技术,提出了一种以FPGA为核心的CPCI信号采集板卡的设计。该板卡主要由电源模块、时钟网络、DDRII高速缓存阵列、CPCI通信单元、FMC子卡接口等单元组成。文中详细描述了板卡软硬件实现的原理,提出了流水线的设计思路,着重介绍了基于乒乓结构的高速DDRII缓存阵列以及CPCI总线的设计思路和实现方式。通过实验验证,高速DDRII缓存阵列可以达到400Mbps的传输速率,PLX9656可工作在66MHz的时钟下,并且板卡具有较高的稳定性。     

通用信号处理板卡的CPCI总线接口设计和驱动开发

针对多DSP共享总线的通用信号处理板卡,介绍了基于PC19054和CPCI总线的接口设计,分析了通用WDM总线驱动程序的开发.采用Verilog HDL用CPLD设计控制时序实现了DSP和CPCI总线桥接器PC19054之间的普通传输和高速DMA传输.驱动程序采用DriverWorks和Windows驱动开发包DDK进行开发,具有很好的通用性和可移植性.