NAND FLASH在低成本移动设备中的应用

本文介绍了在以68VZ328 MCU为核心的移动信息终端中使用NAND FLASH的硬件连接方式和完成其基本功能的软件流程。     

Fast NAND Flash Memory System for Instruction Code Execution

The objective of this research is to design a high‐performance NAND flash memory system containing a buffer system. The proposed instruction buffer in the NAND flash memory consists of two parts, that is, a fully associative temporal buffer for temporal locality and a fully associative spatial buffer for spatial locality. A spatial buffer with a large fetching size turns out to be effective for serial instructions, and a temporal buffer with a small fetching size is devised for branch instructions. Simulation shows that the average memory access time of the proposed system is better than that of other buffer systems with four times more space. The average miss ratio is improved by about 70% compared with that of other buffer systems.     

基于NAND闪存的自适应闪存映射层设计

NAND闪存以非易失性、低功耗、抗辐射等优点,被广泛应用于嵌入式系统中.由于闪存写前需先擦写和高坏块率等硬件特性,成为其在应用中的障碍,需要通过闪存映射层进行存储管理.通过给出一种基于NAND型闪存的自适应闪存映射技术,对数据访问模式进行判断,为不同的访问模式提供不同粒度的地址映射方法,用于充分利用NAND闪存的优势克服其缺点,提高系统性能.该方法在Linux系统上予以实现,并进行了性能测试.     

适用于Flash Memory的负高压泵的实现

提出一种适用于单电源，低电压供电的Flash Memory的负高压电荷泵的实现方法。在分析传统电荷泵工作原理的基础上．结合Flash工作电压和参数要求，提出三阱工艺，无阈值损失的负高压电荷泵电路结构。最后在0．22μmFlash工艺下给出测试结果。     

FAT文件系统在NAND FLASH上的磨损均衡研究

提出一种应用于NAND FLASH上实现FAT文件系统磨损均衡的方法,通过保留已删除文件在FAT表中的表项和重写文件时将内容写入新簇的方式,实现对NAND FLASH的均衡使用.在牺牲一定读写速度的前提下,有效地实现了对NAND FLASH的均衡磨损,延长了NAND FLASH的使用寿命.在文件系统层研究磨损均衡,实现难度小,且对标准FAT文件系统兼容,具有一定的可行性和实用性.     

基于NAND FLASH的高速大容量存储系统设计

为了解决目前记录系统容量小、存储速度低的问题,采用性能优良的固态NAND型FLASH为存储介质,大规模集成电路FPGA为控制核心,通过使用并行处理技术和流水线技术实现了多片低速FLASH对高速数据的存储,提高了整个系统的存储容量和存储速度。针对FLASH内部存在坏块的自身缺陷,建立一套查询、更新和屏蔽坏块的处理机制,有效的提高了数据存储的可靠性。     

适合NAND闪存控制器的BCH纠错编译码器VLSI实现

随着大容量MP3播放器、PMP播放器、数码相机、智能手机等消费电子产品的需求持续增长,MLC的NAND闪存已经取代SLC的NAND闪存成为市场主流。而存储容量的增大所带来良率与可靠性的下降,意味着我们需要纠错能力更强大的硬件编译码器来处理可能发生的错误。针对固态硬盘需要支持多通道的NAND闪存,纠错编译码器也要有能够处理并行I/O总线的能力,本文实现了可由软件配置、最大纠错能力t为可变的1~16b的BCH纠错编译码器,在计算错误位置多项式的过程中使用了修正的欧几里德算法。     

U-Boot从NAND Flash启动的实现

U-Boot不能从NAND Flash启动给应用带来些不便,因此修改U-Boot使其支持从NAND Flash启动.分析了U-Boot启动流程的两个阶段及实现从NAND Flash启动的原理和思路,并根据NAND Flash的物理结构和存储特点,增加U-Boot对NAND Flash的操作支持,从而完成把存储在NAND Flash上的U-Boot代码复制到SDRAM中执行,实现从NAND Flash的启动.修改过后的U-Boot可以直接从NAND Flash启动,给应用带来便利.     

Anticipatory I/O Management for Clustered Flash Translation Layer in NAND Flash Memory

Recently, NAND flash memory has emerged as a next generation storage device because it has several advantages, such as low power consumption, shock resistance, and so on. However, it is necessary to use a flash translation layer (FTL) to intermediate between NAND flash memory and conventional file systems because of the unique hardware characteristics of flash memory. This paper proposes a new clustered FTL (CFTL) that uses clustered hash tables and a two‐level software cache technique. The CFTL can anticipate consecutive addresses from the host because the clustered hash table uses the locality of reference in a large address space. It also adaptively switches logical addresses to physical addresses in the flash memory by using block mapping, page mapping, and a two‐level software cache technique. Furthermore, anticipatory I/O management using continuity counters and a prefetch scheme enables fast address translation. Experimental results show that the proposed address translation mechanism for CFTL provides better performance in address translation and memory space usage than the well‐known NAND FTL (NFTL) and adaptive FTL (AFTL).     

Windows CE环境下大页面NAND Flash存储系统实现

介绍了大页面NAND Flash器件的结构和特点,以及Windows CE操作系统环境下与NAND Flash相关的软件结构,给出了Windows CE环境下大页面NAND Flash存储系统设计实例,并提出了一种对FAT文件系统进行改造的技术方案.     

基于FPGA的NAND Flash ECC校验

基于Flash存储器的Hamming编码原理,在A1tera Quartus Ⅱ 7.0开发环境下,实现ECC校验功能.测试结果表明,该程序可实现每256 Byte数据生成3 Byte的ECC校验数据,能够检测出1 bit错误和2 bit错误,对于1bit错误还能找出其出错位置并予以纠正,可应用于NAND Flash读...     

一种降低NAND Flash滞留错误的纠错方案

针对NAND Flash中存在的滞留错误(Retention Error),提出了一种降低该错误的动态译码纠错方案.该方案利用系统的存储时间、擦写次数信息分析其对滞留错误造成的影响,得出了硬判决译码的最优判决电压和软判决译码的对数似然比(LLR),进而设计动态译码纠错方案.通过硬判决BCH码和软判决LDPC码对该纠错方案进行仿真验证,结果表明该方案能够有效地降低NAND Flash数据滞留引起的错误,延长数据的存储时间.     

一种高压快速BiCMOS模拟开关的设计

本文详细介绍了一种高压快速ＢｉＣＭＯＳ模拟开关的电路设计原理及版图优化设计。在模拟开关的基准源和电平转换部分均采用ＢｉＣＭＯＳ设计技术，使得该模拟开关在较长沟道长度下也能实现５０ｎｓ以下的开关速度。同时通过对开关管版图的优化设计，使开关导通电阻小于５０Ω。     

基于DDR NAND闪存的高性能嵌入式接口设计

介绍了一种最新DDR NAND闪存技术,它突破了传统NAND Flash 50 MHz的读写频率限制,提供更好的读写速度,以适应高清播放和高清监控等高存储要求的应用.分析该新型闪存软硬件接口的设计方法.     

Novel Co-Design of NAND Flash Memory and NAND Flash Controller Circuits for Sub-30 nm Low-Power High-Speed Solid-State Drives (SSD)

As the cell size of the NAND flash memory has been scaled down by 40%–50% per year and the memory capacity has been doubling every year, a solid-state drive (SSD) that uses NAND as mass storage for personal computers and enterprise servers is attracting much attention. To realize a low-power high-speed SSD, the co-design of NAND flash memory and NAND controller circuits is essential. In this paper, three new circuit technologies, the selective bit-line precharge scheme, the advanced source-line program, and the intelligent interleaving, are proposed. In the selective bit-line precharge scheme, an unnecessary bit-line precharge is removed during the verify-read and consequently the current consumption decreases by 23%. In the advanced source-line program scheme, a hierarchical source-line structure is adopted. The load capacitance during the program pulse is reduced by 90% without a die size overhead. As a result, the current consumption is reduced by 48%. Finally, with the intelligent interleaving, a current peak is suppressed and a high-speed parallel write operation of the NAND flash memories is achieved. By using these three technologies, both the NAND flash memory and the NAND controller circuits are best optimized. At the sub-30 nm generation, the current consumption of the NAND flash memory decreases by 60% and the SSD speed improves by 150% without a cost penalty or circuit noise.      

WinCE系统上大容量NAND Flash驱动设计与优化

NAND Flash具有存取速度快、体积小、成本低的特点,适宜作为海量数据的存储设备.本文设计了一种大容量NAND FLASH在WinCE系统上的实现方案.通过动态扇区分配、坏块管理和数据缓存等技术,提高了Flash驱动的安全性、稳定性和读写性能.经过优化后,平均读取速度2Mbyte/s,写入速度3Mbyte1/s.整个驱动通过了微软测试工具CETK(WinCE Test kit)的测试.     

一种基于FAT文件系统的NAND Flash坏块处理方法

NAND Flash具有高存储密度和高存储速率的特点,在嵌入式系统领域得到了广泛应用.但其固有的擦除机制和存在有坏块这一致命弱点,成为其在应用中的主要障碍.本文提出了一种应用于FAT文件系统上的坏块处理方法,使用Flash上其他的空闲块或者空闲空间来代替坏块,并将坏块在FAT表中作出标记以后不作使用.这种方法彻底屏蔽了坏块对上层应用的影响,并对存储介质没有造成任何不良影响,从而很好地克服了上述障碍.工程项目中的应用证明了其较高的可靠性.     

一种NAND Flash控制器验证平台的设计

讨论了验证平台的设计理论、功能以及结构几方面问题,并使用硬件描述语言搭建了自检查的NAND Flash控制器验证平台,在此基础上对控制器进行了全面的功能验证过程。仿真结果验证了该方法的正确性,此方法提高了验证效率、缩短了芯片的研发周期。     

NAND Flash仿真模块的一种验证方法

根据NAND Flash硬件设备的工作原理和过程,利用线性时态逻辑建模语言描述该硬件设备读写状态的性质,分析了NAND Flash软件仿真模块的设计与实现,并通过移植u-boot及ARM Linux内核到仿真器中,验证上述性质是否满足,以保证软件仿真模块设计的正确性.