通用音频解码器验证系统设计与实现

设计并实现了一个基于FPGA的音频解码器验证系统.同传统的验证系统相比,系统不仅具有很强的通用性,还具有良好的可扩展性和强大的图形化显示功能,可以很方便地对各种音频解码器进行片上验证.该系统的实现缩短了音频解码器的片上验证周期,有助于研究人员提高工作效率,具有很大的实用价值.     

基于FPGA的视频图像采集与显示系统设计

针对CCD摄像头输出的模拟CVBS信号数据量大和现场可编程门阵列FPGA并行处理能力强的特点,提出了一种CCD摄像头+FPGA+ SDRAM+视频编解码芯片的采集与VGA显示系统设计方案.按照视频信号的处理过程,在FPGA中设计了I2C控制器,ITU656解码器、视频处理器、SDRAM控制器、色度空间转换模块和VGA显示模块,实现了对视频解码芯片的工作配置,视频数据的解析、处理、存储和显示.硬件验证结果符合设计要求.     

AVS 3D实时解码器在FPGA/SoC平台上的设计与实现

AVS(audio video coding standard)工作组针对3D视频提出了双目立体视频编解码方案。以AVS双目拼接算法为核心,通过FPGA硬件加速模块完成双目立体ES流的语法元素解析,与So C开发板Xilinx ZYNQ 7020协同工作,创新性地在FPGA/So C协同平台上实现了AVS 3D实时解码器。通过HDMI接口将解码数据输出到三维显示设备,得到了具有深度信息的3D视频,验证了AVS 3D实时解码器的有效性。     

基于FPGA的AVS视频解码芯片验证平台设计

针对AVS视频解码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证,从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器,可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证,其结果证明了该验证平台的正确性和可靠性。     

H.264/AVC视频编码核基于FPGA验证的设计与实现

H.264相比以前的标准具有更高的压缩率、图像质量、容错功能及网络适应性,成为当前最流行的一种高性能的视频编解码技术.基于H.264嵌入式的快速发展,对H.264编码器的验证也进入到了白热化的状态.在验证过程中,如何缩短验证时间、提高验证效率和质量从而加快芯片的上市时间也是一项艰巨的任务.文中基于H.264/AVC视频编码技术原理搭建了FPGA验证平台,从编码正确性、图像质量及性能设计了完备的验证用例,对编码核展开全面的FPGA验证.验证结果表明,H.264/AVC视频编码核功能完善,性能优良,为后续芯片提供有力的保证.     

H.264/AVC视频编码核基于FPGA验证的设计与实现

H.264相比以前的标准具有更高的压缩率、图像质量、容错功能及网络适应性,成为当前最流行的一种高性能的视频编解码技术。基于H.264嵌入式的快速发展,对H.264编码器的验证也进入到了白热化的状态。在验证过程中,如何缩短验证时间、提高验证效率和质量从而加快芯片的上市时间也是一项艰巨的任务。文中基于H.264/AVC视频编码技术原理搭建了FPGA验证平台,从编码正确性、图像质量及性能设计了完备的验证用例,对编码核展开全面的FPGA验证。验证结果表明,H.264/AVC视频编码核功能完善,性能优良,为后续芯片提供有力的保证。     

基于AVS的变字长解码器的设计及其FPGA验证

提出了一个完整的AVS变字长解码器的硬件架构,在设计中采用加入FIFO的方法构成流水结构,并尽量减少变字长解码器中各子模块的运行节拍,大大提高了系统的运行速度。本设计已经通了FPGA验证。该变字长解码器不仅可以成为其他AVS解码器的硬件加速器,同时由于视频编解码标准的相似性,稍加改动即可应用在其他的视频标准中。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

基于FPGA与TW2867的实时图像采集系统设计

核心板主要由FPGA+两片DDR2构成,负责实现视频图像处理的核心算法.系统充分利用了FPGA并行处理的能力,加上两片DDR2构建32位总线,整个系统的带宽高达10 Gbps;两片DDR2容量高达2 Gb,满足视频处理过程中对高缓冲区的需求.选用的FPGA为Altera公司Cyclone Ⅳ系列的EP4CE30F23C6N芯片,针对视频解码芯片TW2867、实现了I2C总线配置、VGA显示模块的设计.实验结果显示,本设计具有成本低、速度高、易于集成的优点.     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。