一种应用于DSP嵌入式存储器的灵敏放大器设计

提出了一种新型灵敏放大器,电路由单位增益电流传输器、电荷转移放大器及锁存器三部分组成。基于0.18μm标准CMOS单元库的仿真结果表明,与现有几种灵敏放大器相比,新型灵敏放大器具有更低的延时和功耗,在1.8 V工作电压、500 MHz工作频率、80μA输入差动电流以及DSP嵌入式SRAM6T存储单元测试结构下,每个读周期的延迟为728 ps,功耗为10.5fJ。与电压灵敏放大器相比,延迟减少约41%,功耗降低约50%;与常规电荷转移灵敏放大器相比,延迟减少约22%,功耗降低约37%;与WTA电流灵敏放大器相比,延迟减少11%,功耗降低31.8%。     

一种用于OTP存储器的灵敏放大器设计

设计了一种应用于反熔丝OTP存储器的灵敏放大器电路,该电路采用电压型灵敏放大,通过严格的读控制时序,该灵敏放大器能够准确无误地读出并锁存反熔丝存储单元的存储状态。电路结构简单、功耗低、电阻识别精度高、抗干扰能力强。仿真验证表明,在典型条件下,整个灵敏放大阶段仅需要8 ns,且满足在不同工作电压及温度条件下的工作需求。     

相变存储器中灵敏放大器的设计

设计了一种用于相变存储器(PCRAM)的全对称差分灵敏放大器电路,该电路采用预充电技术、限幅电路和防抖动电阻,具有抗干扰能力强、灵活性好、系统性失配小等优点.基于0.13μm CMOS工艺,设计了一个8 Mb的PCRAM测试芯片,并进行了流片.测试结果表明,设计的电路在读周期为2μs时能达到很好的读出效果.     

一种新型灵敏放大器的设计

文章分析了基本锁存器型灵敏放大器结构,总结了其优缺点,在此基础上设计出一种高速低功耗的SRAM灵敏放大器,在输入差分信号建立之后,读出放大时间在最坏情况下需0.5ns。利用两级敏感放大器的层次式结构,一方面使第一级放大的信号成为真正的数字信号,另一方面增加了电路的驱动能力。     

一种高速自控预充电灵敏放大器的设计

提出了一种用于非挥发性存储器的新型电压灵敏放大器.该电路采用一种可以自动关断、电流可控的预充电路,可以有效消除由于存储容量变大带来的巨大位线寄生电容的影响,有效提高了灵敏放大器的读取速度.经验证,该结构具有较快的读取速度,在3.3 V工作电压下,电路读取时间为11 ns.     

一种快速、低压的电流灵敏放大器的设计

提出了一种快速和低工作电压的非挥发性存储器的电流灵敏放大器。该电路采用自控恒流预充电路提高灵敏放大器的放大速度。TSMC的0．18μm模型库的HSPICE仿真结果表明，电路在-40℃～125℃范围内有快速的读取速度，在1V工作电压和室温下，电路的读取时间是33ns。     

一种新型深亚微米电流灵敏放大器的设计

快速读取的灵敏放大器对于现代便携式电子设备极其重要.对此,设计出一种具有较快读取速度的新型电流灵敏放大器.这种灵敏放大器采用改进了的预充电电路,可以在预充电期间维持较大的预充电电流,并且采用两级放大电路对信号进行放大,使放大器的读取速度得到显著提高.采用上海宏力0.18 μm工艺在HSpice下进行仿真,结果表明:在1.8 V工作电压和室温条件下,放大器的读取时间仅为13 ns.     

一种高可靠电流灵敏放大器设计

提出了一种带反馈放大器的电流灵敏放大器 ,将用于放大的 NMOS管同时作为位线多路选择器( MU X) ,与一般的电流灵敏放大器相比 ,延迟时间更短 ,而且更适于低电源电压工作。同时分析了阈值电压失配对电流灵敏放大器的影响 ,结果表明 ,失配不仅可能增大灵敏放大器时延 ,甚至造成误放大 ;带反馈放大器的电流灵敏放大器能够有效地抑制阈值失配的影响 ,其性能和可靠性良好。     

高速低功耗SRAM中灵敏放大器的设计

本文对比分析了运放型、交叉耦合型和锁存器型灵敏放大器三种不同的SRAM灵敏放大器的基本结构并通过仿真比较了它们的优缺点,在此基础上设计了读出放大时间在最坏情况下需0.5 ns,静态维持功耗约为0.1 mW的SRAM灵敏放大器.     

应用于STT-MRAM存储器的高可靠灵敏放大器设计

自旋转移矩磁性随机存储器（STT-MRAM）以其非易失性、速度快、数据保持时间长等优势被认为是最有潜力的新型存储技术之一。然而,由于磁性隧道结（MTJ）的温度相关性,其隧穿磁阻率（TMR）在高温下会变低,对高可靠灵敏放大器的设计提出了更高的要求。基于2T-2MTJ存储单元,设计了一款可以工作在宽温度范围内的高灵敏度放大器。在-40～125℃的温度范围内,该灵敏放大器在TMR为50%时仍具有较高的灵敏度,保证了STT-MRAM的读可靠性。     

一种用于嵌入式闪存的低压灵敏放大器(英文)

提出了一种适合于低电压嵌入式闪存的灵敏放大器。该灵敏放大器采用了增强电流感应的方法,使得电源电压可以降到1.5V及其以下。灵敏放大器中采用的动态位线箝位电路可以提高位线预充速度并减小功耗。本电路在0.13μm的Flash工艺中实现。测试结果表明:提出的灵敏放大器在电源电压为1.5V时,访问时间是25ns;在电源电压为1.2V时,访问时间是32ns。     

A 2.5D Ferrite Memory Sense Amplifier

In recent years, large-core memories have been developed that use two-wire arrays and are operated in a mode colloquially called 2.5D. The intrinsic noise problem in a 2.5D ferrite memory system is quite severe because the core signals must be sensed off an array line which is also conducting a half-select drive current. The resulting large pedestal and delta noise components, which are generated during the read cycle, severely limit the memory performance. While the delta noise can be strobed out of the sense amplifier, the pedestal noise must be eliminated by circuit techniques. To handle this noise problem, a delay and difference amplification technique is used that permits a short recovery from the pedestal noise and a corresponding increase in memory speed. The implementation of this circuit function is shown, in the final analysis, to be a relatively simple filter used in conjunction with a conventional difference amplifier and detector.     

A Resilient and Power-Efficient Automatic-Power-Down Sense Amplifier for SRAM Design

A conventional latch-type sense amplifier in a static random access memory (SRAM) could trigger sensing failure under severe process variation. On the other hand, a traditional current-mirror sense amplifier could consume too much power. To strike a good balance, this paper presents an automatic-power-down (APD) sense amplifier, which can avoid sensing failure while keeping the power dissipation low. In this scheme, the operation window of the sense amplifier is adaptive to the real silicon speed of its associated column through Schmitt–Trigger-based dual-$V _{rm HL}$ APD circuitry. A 64-kb SRAM design using the proposed technique in a 22-nm predictive technology model demonstrates that a power savings of 28%–87% over the traditional current-mirror sense amplifier is achievable.      

基于SOI-SONOS存储器的高速辐照加固灵敏放大器设计

总剂量辐照下,存储单元和MOS管阈值电压均会发生漂移,引起灵敏放大器性能退化.基于0.6μm SOI工艺,设计了一种用于SONOS EEPROM存储器中的高速、辐照加固的新型灵敏放大器.该电路中采样反相器和参考支路采用电路补偿技术,以达到抗辐照效果.双支路预充技术用于提高读取速度.仿真结果表明灵敏放大器中采样反相器噪声容限,以及参考电流基本不受辐照引起的阈值电压漂移的影响.此外,辐照后新型灵敏放大器电路延迟时间仅为9.16ns,与传统单支路预充结构相比,延迟时间缩短27%.     

一种应用于虚拟地闪存结构的读保护电路设计

提出了一种新型的应用于虚拟地闪存结构的读保护电路,电路采用双电压读保护技术及位线压降跟踪技术减少侧边漏电。提出的读保护电路在0.09μm的嵌入式闪存平台上实现。测试结果表明:该读保护电路可以将侧边漏电控制在0.3μA以内。     

Aging Prediction and Tolerance for the SRAM Memory Cell and Sense Amplifier

Journal of Electronic Testing - Serious reliability concerns of Static Random Access Memories (SRAMs) in nanometer technologies are the increased process variations as well as the various aging...