液晶电视机复位电路的设计

文章主要介绍一种应用在液晶电视机中的复位电路,本复位电路使用元件少、实用性强、易于实现,文中分析了该电路的功能和实现方法,以及在实际电路中的具体应用。     

PCIe接口的BAC时统节点设计

针对BAC时统节点在PCIe计算机系统中的应用,基于新型线性隔离和PCIe端点硬核应用和BAC码转换解析,实现了一种BAC时统节点设计。实现了该节点的总体电路设计,同时实现了BAC输入信号的线性隔离电路、迟滞比较输出BAC信号采样点电路、BAC信号的A/D转换采集电路、ALTERA FPGA的FIFO和PCIe端点硬核应用设计。基于FPGA实现的PCIe接口、FIFO和控制逻辑计以及实现的线性隔离,在简化节点设计的同时,也大大提高了适用性。     

基于8255的5位脉冲计数仿真电路的设计与实现

该文的研究目的是用Proteus软件设计一个5位8255脉冲计数仿真电路。该电路的实现用到了主板电路和译码电路,文中给出了脉冲计数仿真电路和汇编实现代码。该文同时讨论了影响检测分辨率的相关因素。该电路已由笔者应用在自己的实践教学中,该电路的有效性已得到验证。     

兼有双网功能的智能仪表接口电路的设计

为实现数据在以太网和Internet中传输的兼容,设计了一种智能仪表接口电路.分别介绍了主控制器电路、串口扩展电路、RS-485集成收发器等的设计方法,以及电路芯片的选取.对Microchip公司提供的TCP/IP协议栈进行相应移植,实现了数据在以太网和Internet环境下的传输问题.应用结果表明,此方法可行,且弥补了接口电路普遍存在的电路结构复杂和容易出错的缺陷.     

LM331在A/D转换电路中的应用

本文主要介绍一种应用V／F转换器LM331实现A／D转换的电路，本电路价格低廉，外围电路简单，适合应用在转换速度不太高的场合应用、本文包括硬件电路和软件程序的实现。     

基于8255的5位脉冲计数仿真电路的设计与实现

该文的研究目的是用Proteus软件设计一个5位8255脉冲计数仿真电路。该电路的实现用到了主板电路和译码电路,文中给出了脉冲计数仿真电路和汇编实现代码。该文同时讨论了影响检测分辨率的相关因素。该电路已由笔者应用在自己的实践教学中,该电路的有效性已得到验证。     

基于SOPC的数据链模拟器监控电路

根据数据链模拟器系统总体要求,设计、开发了基于SOPC的模拟器监控电路.介绍了监控电路总体方案,讨论了采用SOPC设计实现监控电路的优点和开发技术;应用基于SOPC实现的嵌入式处理器,设计、制作了板级监控电路,给出了电路的实验测试结果.     

基于CPLD的51单片机扩展电路设计与应用

本文立足51单片机的总线扩展时序,运用CPLD实现51单片机的扩展电路系统,实现类似SOPC的电路结构系统。主要包含总线扩展电路、IO读写扩展电路、显示扩展电路、LCD控制电路和外部中断扩展电路等。通过一片CPLD芯片几乎可以实现任何外设的电路扩展,另外该CPLD电路板还可以单独实现数字电路的实验教学与应用,具有较强的教学应用价值。     

一种高性能信息处理电路设计

设计了一种DSP+ZYNQ的高性能信息处理电路,并且具有SRIO高速嵌入式系统互联接口.该电路DSP具有8个C66x核,ZYNQ具有一个Xilinx7系列的FPGA和一个双核ARM,基于FPGA实现了SRIO高速通信接口.因此,该电路具有高性能的计算能力、逻辑控制能力、丰富的存储资源和高速的数据传输接口.该方法工程实现简单,达到了实际工程应用状态,在高性能信息处理电路方面,具有较高的应用推广价值.     

基于VXI总线的射频开关模块的研制

本文主要在介绍VXI总线协议的基础上,通过对总线缓冲驱动、寻址和译码电路、数据传输应答状态机、配置及操作寄存器组等几部分功能模块的设计,提出了一种VXI寄存器基接口电路的实现方法,并给出了用可编程逻辑器件实现的过程.该接口电路已在多种VXI寄存器基器件中得到应用.同时,介绍了基于VXI总线射频开关模块功能电路部分PCB板的设计和实现,提出了若干电路板抗干扰设计的方法.     

基于分布式仿真系统的时钟同步技术研究

为了推进时钟同步在分布式仿真系统中的实际应用,识别了时钟同步系统的具体要求,在对比多种时钟同步方案后,选择NTP方案并进行优化;在介绍NTP时钟同步的基本原理基础上,进行了时钟同步精度影响因子分析,创造性的提出了构建高精度逻辑时钟、不等式法优化网络回路往返时延的不对称性、时钟晶振频率在线补偿3种优化方法,并建立了时钟同步系统;实验结果表明,设计的时钟同步系统的同步精度优于1 ms,且平均校准周期达到5 h左右;该时钟同步系统能封装为DLL,可灵活集成到具体项目中.     

嵌入式设备的精确时钟同步技术的研究与实现

为解决工业以太网中嵌入式设备之间时钟同步能力不足的问题,提出了IEEE1588协议在嵌入式设备中的应用方案。基于STM32F207IG处理器和ucos-II操作系统软硬件平台,首先移植并修改LwIP协议使其兼容IEEE 1588协议,然后配置系统时间校准模式,将捕获的时间戳以增强型描述符的形式交于应用层进行时钟校正,采用频率漂移校正算法解决从时钟频率漂移的问题,使用秒脉冲信号测试时钟同步。实验测试表明,时钟同步精度约200 ns,满足了大部分工业以太网的需求。     

矿用分布式采集系统时钟同步方案设计与实现

单一的时钟同步技术由于其精度及应用局限性,无法满足矿用分布式采集系统高精度、高可靠性的时钟同步性能要求。针对上述问题,提出了基于北斗+IEEE 1588V2+本地后备时钟的三级协同时钟同步方案。选用部署在地面的T600-BDGOCXC型北斗授时服务器作为主时钟,为系统提供纳秒级精度的绝对时钟;采用STM32F407+DP83848及PTPd协议栈实现支持IEEE 1588V2协议的采集节点,通过井下工业环网将北斗的绝对时钟同步到各采集节点;本地后备时钟采用STM32F407内部RTC(实时时钟)实现,给各采集节点提供秒级精度的时间戳初值,便于各采集节点用最短时间实现与主时钟的同步。测试结果表明,北斗授时服务器与采集节点通过交换机直连的情况下,1 min后时钟同步精度达162 ns;北斗授时服务器与采集节点通过三级交换机连接的情况下,时钟同步精度为565 ns;在北斗授时服务器失效的情况下,优先级高的采集节点升级为主时钟并为其余采集节点授时,具有较强的可靠性。     

亚稳态处理模式和时基对准问题

两个异步单元之间的联接、或是一个信号引入一与之异步的系统时,可能会引起亚稳态而导致故障。用同步器进行延迟是处理亚稳态的一个常见方法犤2犦犤6犦,该法是输出前先进行较长时间的等待。另一个必须提到的方法是“暂停时钟”法犤1犦犤2犦犤3犦犤4犦,即采样用的时钟是可暂停的。该文就这些亚稳态处理方法给出了一个统一的描述,引入了关联性概念来描述系统之间的联接,并提供了自动数字对时这一应用实例。另外,文章还指出选择亚稳态处理方法时应考虑具体应用场合。     

EtherCAT分布时钟机制在数控系统中的研究与应用

为了提升数控系统的同步性能,提出了将EtherCAT分布时钟机制引入到数控系统的解决方案。首先重点研究了EtherCAT分布时钟的系统时间和从站本地应用的同步机制;接着详细阐述了分布时钟机制在数控系统中的实现过程;最后搭建了EtherCAT分布时钟同步性能测试平台,经测试主站时钟、参考时钟和从时钟均达到了纳秒级的同步。     

High-speed,fixed-latency serial links with Xilinx FPGAs简

High-speed, fixed-latency serial links find application in distributed data acquisition and control systems, such as the timing trigger and control （TTC） system for high energy physics experiments. However, most high-speed serial transceivers do not keep the same chip latency after each power-up or reset, as there is no deterministic phase relationship between the transmitted and received clocks after each power-up. In this paper, we propose a fixed-latency serial link based on high-speed transceivers embedded in Xilinx field programmable gate arrays （FPGAs）. First, we modify the configuration and clock distribution of the transceiver to eliminate the phase difference between the clock domains in the transmitter/receiver. Second, we use the internal alignment circuit of the transceiver and a digital clock manager （DCM）/phase-locked loop （PLL） based clock generator to eliminate the phase difference between the clock domains in the transmitter and receiver. The test results of the link latency are shown. Compared with existing solutions, our design not only implements fixed chip latency, but also reduces the average system lock time.     

IEEE1588精确授时协议通用实现方案

时钟同步技术即将在以太网网络中广泛应用,而IEEE1588[1]协议实现的精确授时能够满足将来以太网对时钟的苛刻要求,具有极大的发展潜力。一种基于通用器件实现的IEEE1588方案在该文中提出,该方案基于通用MCU与FPGA实现,体系简单,具有很强的可做操作性与实现性,容易融合到定制的系统中,方便推广,能够广泛的应用于需要支持IEEE1588协议的设备中。     

TDMoIP时钟恢复算法的设计与实现

在IP/TDM网关出口重建TDM业务定时是TDMoIP(TDM-over-IP)应用的关键技术之一。本文介绍了自适应时钟恢复方法的背景和原理,给出了一种基于包间隔的自适应定时恢复方案的算法设计与实现,描述了硬件实现的模块划分与关键算法实现,最后给出了测试结果。测试结果表明,锁定状态下频率准确度和稳定度均能达到较高指标。     

无线传感器网络时钟同步算法综述

介绍了时钟同步算法在无线传感器网络中的应用及特殊需求,并分析了时钟不同步的原因、物理时钟与逻辑时钟的关系,以及影响同步精度的相关因素。对现有的时钟同步算法进行了分类研究,进而提出了一些比较有价值的研究方向。     

基于扩展卡尔曼滤波的时钟模型辅助定位算法

在城市峡谷、深坑矿、林地周边等应用场合中,由于卫星信号被遮挡导致接收机观测量不足而无法完成导航解算,提出了一种新的时钟模型辅助定位方法,即同时利用伪距和多普勒观测量,通过扩展卡尔曼滤波器实时估算得到接收机钟偏和钟漂参数,并构建时钟模型,在导航信号缺失情况下利用该时钟模型进行辅助定位。仿真分析和车载实验结果表明,该方法在卫星导航信号缺失后仍然能够继续完成实时定位解算,使得系统可用性得到显著改善。