基于PDN原理的硬件电路简洁化设计流程

基于电源传输完整性PDN理论原理,阐述了一种硬件电路的精细化设计流程。区别于通用电路设计方法,PDN设计流程通过建立优选器件表、电源评估、构建平面电容、电源仿真等设计步骤,构建电源频率阻抗仿真曲线,能极大提高硬件电路的集成度,有效降低冗余器件的种类数和总数。专业测试人员经过电源完整性测试证明,通过PDN设计的硬件电路可以有效抑制电源纹波、噪声等电气性能参数,降低了设计单板上30%的阻容器件,产品性能完全满足电信级服务器的硬件要求。     

CR200J型动力车控制电源传导干扰现场测试与分析

为研究CR200J型动力车110 V控制电源现场测试的传导干扰问题,介绍了控制电源的电气结构,现场测量了控制电源不同工况下输出电压、电流信号和主断路器闭合工况下输出端口的差模、共模电流信号,并分析了输出电压、电流的特性和输出端传导干扰的频谱.测试结果表明:不控整流产生的二次纹波传递到了输出侧;输出电压、电流纹波较大且输出电压幅值偏低;开关频率附近多个频率点的共模干扰幅值较高.最后,根据测试分析结合现有成熟的技术,给出了控制电源电磁兼容优化的建议.     

一种基于倍频的微波频率源设计

利用阶跃恢复二极管的非线性特性,设计并制作了一个基于倍频的微波频率源。结合ADS软件的仿真结果,对频率源的各单元电路进行了原理分析,为其设计了一个平行耦合结构的窄带滤波器,对实际制作的频率源成品进行了测试。结果表明,该频率源的输出频率为1.5 GHz,输出功率为0 dBm,输出频谱纯净,并已成功应用于某光发射系统中。     

过孔结构对电源分配系统性能的影响研究

针对某基于FPGA的高速高密度控制板,研究了过孔结构对电源纹波的影响。分析过孔内径、焊盘和反焊盘对目标阻抗的影响,仿真计算电源分配系统中不同过孔结构下的电源纹波,实现控制板电源完整性优化,给出最佳的过孔结构设计方案。研究结果表明:过孔结构的不同将引起电源分配系统性能的变化,在走线安全距离的范围内,孔内径和焊盘直径越大,电源纹波越小,电源纹波从–10.0%~2.4%优化为–8.85%~1.14%。     

低相位噪声微波锁相频率源设计

介绍了一种用单片机控制的微波锁相频率源的设计思想、设计方法以及实验测试结果。在对锁相技术（PLL）研究的基础上，从理论上提出了锁相源对参考晶振的指标要求，分析了单片机对输出信号频谱纯度的影响，总结设计中需要注意的几个问题，并提出相应的解决方案，使锁相频率源的性能指标达到最佳状态。     

开关电源纹波对射频收发系统性能影响

研究了使用开关电源为射频系统供电时,射频系统对于电源纹波的容忍度。从电源纹波泄漏到基带信号、电源纹波与射频信号混频两方面研究了电源纹波对系统的影响,并根据协议规范,确定出电源纹波值。在IEEE 802.11g协议下,通过仿真得出电源纹波应控制在15 mV以下。     

考虑干扰信号的航空电源电磁兼容优化方法

受航空电源电压波动及自身交流信号残余量的影响,电源电磁兼容的耦合度难以得到有效保障。基于此,文章提出考虑干扰信号的航空电源电磁兼容优化方法研究。将航空电源稳压器的输入和输出分别作为两个独立的信号源,计算纹波比后,滤波器采用压控电压源的方式只允许特定频率范围内的信号通过,抑制其他频率的信号。在测试结果中,设计方法下的耦合度与信噪比之间不存在直接相关关系,对应的测试结果始终稳定在-34.0dB以上,与对照组相比具有明显优势。     

智能PID算法在恒流源纹波抑制中的应用

降低恒流电源的纹波是提高恒流源精度和稳定度的重要技术手段。在实际工作中,电路结构复杂,形成电源纹波的因素众多,用传统的线性传递方法难以详尽地分析。为此,尝试用智能PID算法进行电路分析和数字模拟,利用Matlab的Simulink仿真功能匹配出符合系统要求的电路参数,获得更为理想的系统输出,使系统的动态性能得到改善。     

了解线性稳压器的电源抑制比

电源抑制比(Power Supply Ripple Rejection;PSRR)是专门衡量电路对于电源内各种频率纹波的抑制能力,这在许多射频和无线应用中非常重要。本文将针对提升电源抑制比为最好的应用状况提出具体分析。低压降稳压器(LDO)的电源抑制比是指输出纹波与输入纹波在一个频率范围内的比值(     

多功能OLED 驱动电源的设计与实现

针对目前有机电致发光器件（OLED）驱动电源功能单一、电路复杂和成本较高等问题,设计了一种多功能OLED 驱动电源,该电源基于单片机STC89C52 控制和字符液晶1602 显示。其能够灵活快捷地设置OLED 驱动所需的四种电源,可调恒压源、可调恒流源、占空比及频率可调的脉冲电压源和电流-电压混合源（正向恒流反向恒压）,可以根据OLED 样品测试的实际情况,确定不同应用条件下的电源输出。从测试结果来看,该驱动电源误差小、分辨率高、纹波系数小、稳定性好,能够完全满足设计要求,而且具有结构简单、操作方便、易于扩展、成本低的特点。     

the Good,the Bad and the Ugly

《Sat Magazine》,2012年11月刊对于当红的有效载荷商业搭载(Hosted Payload)业务,由十余家知名航天企业组成的"有效载荷搭载联盟"(HPA)显然颇具发言权。在最新一期Sat Magazine杂志上,HPA的代表撰文细数了有效载荷搭载业务最近面临的"善、恶、丑":"善"——美国总统奥巴马在向国会提交的2013财年预算申请中为与有效载荷     

唯产业是根唯亮点是本--回眸"中国信息安全战略与趋势"高层研讨会4年之履

引言四季轮回,大自然总是不偏不倚地遵循着这一守则,使人类感受着异样的景观和不断的期待。《信息安全与通信保密》杂志社感受自然恩泽的同时,也期盼着能为信息安全产业界带来四季如春的新意与生机。 二零零一年始办的“中国信息安全发展趋势与战略”高层研讨会已经走过了4个年头,承蒙主管领导、专家学者及广大安全企业和行业用户之关照与呵护,4年后的今天依然能够站在产业的前沿,架设各方之间的桥梁,领略产业风景。此心情不敢独有,现就产业发展之线,连贯研讨会4年的历程,与各方人士共飨。     

电磁脉冲参数对二极管击穿特性的影响分析

为研究电磁脉冲作用下p-n-n+型二极管的击穿及损伤情况,文中结合Si基p-n-n+型二极管,采用漂移—扩散理论结合热流方程,建立了二极管的二维电热模型。仿真结果表明,电压信号的上升时间和幅值对二极管是否击穿有直接影响,上升时间越短、初始偏压越高,则二极管越容易击穿。损伤及烧毁阈值随电压幅度的增加而升高,随上升时间的增加而降低。     

Comparing the Impacts of the Capillary and the Molded Underfill Process on the Reliability of the Flip-Chip BGA

In the assembly process for the conventional capillary underfill (CUF) flip-chip ball grid array (FCBGA) packaging the underfill dispensing creates bottleneck. The material property of the underfill, the dispensing pattern and the curing profile all have a significant impact on the flip-chip packaging reliability. Due to the demand for high performance in the CPU, graphics and communication market, the large die size with more integrated functions using the low-K chip must meet the reliability criteria and the high thermal dissipation. In addition, the coplanarity of the flip-chip package has become a major challenge for large die packaging. This work investigates the impact of the CUF and the novel molded underfill (MUF) processes on solder bumps, low-K chip and solder ball stress, packaging coplanarity and reliability. Compared to the conventional CUF FCBGA, the proposed MUF FCBGA packaging provides superior solder bump protection, packaging coplanarity and reliability. This strong solder bump protection and high packaging reliability is due to the low coefficient of thermal expansion and high modulus of the molding compound. According to the simulation results, the maximum stress of the solder bumps, chip and packaging coplanarity of the MUF FCBGA shows a remarkable improvement over the CUF FCBGA, by 58.3%, 8.4%, and 41.8% (66 $mu {rm m}$), respectively. The results of the present study indicates that the MUF packaging is adequate for large die sizes and large packaging sizes, especially for the low-K chip and all kinds of solder bump compositions such as eutectic tin-lead, high lead, and lead free bumps.      

澳洲插头产品的法规要求及标准解析

介绍了澳大利亚插头产品的法规要求及插头的型式、尺寸、参数和测试要点,分析了插头的电流额定值和配线之间的关系,强调了插销绝缘套的要求.对重要的试验项目,如弯曲试验、插销绝缘套的耐磨试验、温升试验、高温压力试验进行了说明.     

3G中移动台主呼接入过程中安全问题分析

本文对当前3G反向链路呼叫及通话过程中的安全问题做了分析,并分别从MS和BS相互之间的AKA、信令完整性保护和数据保密、入侵检测等进行了讨论。另外,在讨论中适当地将安全与移动性管理相结合,并根据实际应用中的安全问题提出了一些新的设想和解决的方法。     

宇航元器件应用验证指标体系构建方法研究

通过分析宇航元器件应用验证指标体系的特点,建立了一套面向宇航元器件应用验证的指标体系构建方法,该方法分别应用专家遴选系统、头脑风暴法和德尔菲法,解决了宇航元器件应用验证指标体系构建中的专家遴选、因素识别和指标体系构建问题。最后,应用该方法建立了宇航元器件应用验证综合评价指标体系基本结构。     

乙未岁风好正扬帆

送走驰骋追梦的马年,迎来了风好正扬帆的羊年.羊祥开泰千家喜,春满神州万物荣.值此辞旧迎新之际,《印制电路信息》杂志社的全体工作人员怀着诚恳的感恩之心,向在印制电路行业各个岗位上为把行业做大更要做强奉献自己的才智、孜孜不倦地工作、默默奉献的印制电路同仁一年来对《印制电路信息》报刊的关注、出谋划策、陪伴和支持表示衷心感谢!