基于ARM＆FPGA的USB通信软件设计

在以ARM为主控核心、单片机为辅助控制器、FPGA为数字载体的手持式存储示波器研制中,采用Philips公司的USB接口芯片PDIUSBD12实现USB通信,提出了多处理器系统中通信的实现方法及软件设计过程,实验表明该设计是切实可行的,并成功应用于和PC机的通信。     

基于单计数器控制采集存储的虚拟示波器的设计

本文开发虚拟数字存储示波器按照数字示波器原理设计信号调理电路和逻辑控制电路等硬件电路,并改进了数字示波器运用前置计数器和后置计数器控制触发点前后的采集样点数的方案,运用一个计数器实现了触发点前后的采集样点数的控制。虚拟数字存储示波器操作的界面,功能选择,参数测量和显示等功能运用虚拟仪器原理开发。开发的SJ-8002B虚拟数字示波器虚实结合,充分体现数字示波器的性能优势,很好地利用计算机的处理能力,运行稳定,节约资源,有利于研制和生产深度存储的数字示波器。     

基于FPGA的VGA显示简易数字示波器设计

为了实现数字示波器的便携化和模块化,基于FPGA设计了1款VGA显示的简易数字示波器.利用FPGA芯片将控制单元和存储单元融合代替了传统的单片机控制单元,减小了系统的复杂程度,提高了示波器的性能.同时,根据具体指标和软件性能选用了合适的ADC等芯片对信号前级调理做了优化,利用程控放大电路实现了对信号的增益控制.显示部分则选用了VGA显示器,用VGA标准接口连接FPGA,提高了整个系统的模块化程度,使整个系统的成本降低,维护性提高.经过相关实验检测,系统工作稳定,输入信号动态范围大,显示清晰,达到了设计要求.     

8通道数字信号时序分析实验装置设计

为了丰富数字逻辑设计实验教学内容,拓展数字电路实验测试设备功能,基于FPGA设计8通道数字信号时序分析装置。该装置自带8路标准测试信号,通过2个按键实现8位触发字的设置,当8路输入信号符合触发条件时,使能片上RAM存储模块实现对8路数字信号的存储。存储器满时使能DA转换,通过生成两路模拟信号送入数字示波器X、Y通道,利用示波器的X-Y显示模式实现8路数字逻辑信号的显示;具备手动光标测试功能,能够通过LED显示光标所对应的8路逻辑信号。该装置解决了数字电路实验过程中依靠示波器无法同时观测多路逻辑信号的问题,同时能够作为一个工程实践案例引导学生基于FPGA进行数字系统设计。     

基于FPGA的便携式DSO硬件电路的设计与实现

提出了一种基于SOPC技术的便携式数字示波器的实现方案,设计以FPGA为系统的运算及控制核心,以高速ADC器件为信号采集模块,TFT彩屏液晶为显示器件的便携数字存储示波器。系统可实现信号波形显示、频率测量、峰峰值测量、均方根值测量及FFT功能。实际测试结果表明,系统工作稳定,显示效果良好。     

基于SOPC的等精度数字频率计设计

提出了一种等精度数字频率计的SOPC实现方法。该方法的关键是从性能和成本的要求出发配置嵌入式Nios II软核的微处理器系统,实现了＂FPGA＋嵌入式微处理器＂的无缝结合。频率计各参数测量由FPGA逻辑实现,计算、控制与显示由微处理器系统实现,二者结合完成对频率、周期、占空比、脉宽的测量。测试结果表明,该频率计的测量精度高、稳定性好、成本低、体积小。验证了SOPC实现等精度频率计是一种行之有效的新方法。     

数字存储示波器的研制

近年来,国外在仪器领域中,数字存储示波器发展极为迅速。数字存储示波器的成就是建立在微机技术、电子测量技术和数字信号处理三者紧密结合的基础上。通常在传统的示波器中引进微处理器系统而组成。它能实现数字储存、处理、计算机控制功能。其功能大大超过了原来的传统示波器,因此使用范围相当广泛,引人注目。本文以我们和杭州无线电五厂共同研制成的数字存储示波器为基础。对研制数字存储示波器的几个关键问题-总体结构,主要部件、软件流程图,内插器等进行剖析。     

手持式存储示波表中的数据采集设计

以ARM和单片机为系统主辅μp,以CPLD/FPGA为数字逻辑平台,借助MC12429,联合实现对ADC9288进行高速数据采集的控制,从而实现100M模拟带宽手持式存储示波表数据采集任务,实验表明该设计是有效的,文中介绍了系统结构,重点讨论了数据采集设计思想和实施方案。     

逻辑分析仪的设计与实现

设计了一款简易逻辑分析仪.采用数字信号采集以及数字示波器存储显示原理,以ARM芯片S3C44B0X与FPGA芯片EPC2Q208C6组成系统核心.该设计由数字信号发生器、数据采集、触发控制、数据存储、显示等模块构成.该设计具有多级采样时钟和32路采样通道,具有测试速率高、多输入通道、触发方式多等优点.采用VHDL编程,在QuartusⅡ下进行编译、综合、仿真,然后下载到FPGA器件上成功实现了逻辑分析的常规功能,验证了该设计的正确性.     

基于FPGA的双通道多对极旋转变压器的新型测角系统设计

在伺服系统中,为了尽可能提高测角精度,本文提出了"双通道多对极旋转变压器+轴角数字转换器AD2S1210+FPGA"测角编码控制方案。通过FPGA来控制AD2S1210的解码和同步问题,并采用串行通信实现绝对角位置的输出,该系统可适用于0~360°范围内的转角位置测量。并且针对系统的误差,对旋转变压器的双通道数据的组合纠错进行了深入的研究。整个测角系统电路在PADS2007的设计环境下设计实现,并基于Xilinx公司的FPGA芯片XC6SLX45,通过VHDL语言的软件编程方式对组合纠错功能进行了验证。仿真结果表明该测角系统可满足高速度、高精度的设计要求。     

基于FPGA的1553B-ARINC429总线转换器设计

在航空电子系统中,经常需要将1553B总线和ARINC429总线进行双向数据转换.本文利用可编程逻辑器件(Cyclone FPGA)和硬件描述语言(VHDL),采用自顶向下的模块化设计思想、可编程的时钟使能方案来实现1553B-ARINC429总线转换器的设计,并通过Quartus Ⅱ软件对本设计的整体性能和时序进行分析验证.其结果表明,该设计转换性能可靠、准确率高,大大提高了芯片资源的利用率,满足了系统的要求.同时本通用的设计方案还可以兼容更多的标准,实现多种航空总线数据的通信.     

磁共振成像仪通信及脉冲生成模块的设计

针对小型化核磁共振成像仪主控板的功能需要提出新的设计方式,采用 FPGA开发板作为主控板,以Nios II嵌入式软核作为协处理器,通过在其上移植μC／OS‐Ⅱ操作系统及 lw IP协议栈,实现与计算机的网络通信;使用Verilog硬件描述语言编写脉冲序列生成模块,实现对指令的解析以及执行,形成用户要求的脉冲序列。最终测试结果表明,主控板的通信速率以及通过示波器采集得到的脉冲序列均满足成像仪系统要求。而且这种软硬结合的设计方式与以往全软件的设计相比,使成像仪精度更高,性能更加稳定。     

An FPGA implementation of hard‐wired sequence control system based on PLC software

Although a programmable logic controller (PLC) has been widely adopted for the sequence control of industrial machinery, its performance does not always satisfy the recent requirements in large and highly responsive systems. With the state‐of‐the‐art field programmable gate array (FPGA) technology, it is possible to implement a control program with hard‐wired logic for higher response and reduced implementation cost/space. This approach is also worthwhile for transmigration of legacy PLC software into forthcoming FPGA‐based control hardware. This study presents a systematic method to implement a hard‐wired sequence control from PLC software. PLC instructions are converted into VHDL codes, and then implemented as logic circuit with various peripheral functions. Productive PLC programs were examined with Mitsubishi Electric FX2N PLC and Altera Stratix II FPGA, and were shown to fit into a common FPGA chip. A straightforward Sequential design was estimated to be 184 times faster than PLC, while a performance‐oriented Flat design was estimated to be 44 times faster than Sequential design (i.e., 8050 times faster than PLC). A practical perfect layer winder system was actually built and successfully operated with our FPGA control board, whose logic design was implemented with our tools. © 2011 Institute of Electrical Engineers of Japan. Published by John Wiley & Sons, Inc.     

基于FPGA的交流伺服驱动系统的设计与实现

提出了一种基于旋转变压器的全数字交流伺服系统设计方案。采用VerilogHDL硬件描述语言及EDA工程设计方法,将一个完整的永磁同步电机的矢量控制算法集成在一片FPGA上,实现了电机系统的高密度、小型化设计,其在航空、航天等高性能伺服系统中有较大的实用价值。论文详细介绍了位置、速度检测单元,矢量变换单元,PI调解器,SVPWM单元等基本模块的结构和设计方法。实验结果表明,该系统具有良好的动态和静态性能。     

基于FPGA的无刷直流电动机控制系统设计

介绍了一种基于FPGA的无刷直流电动机控制系统及自顶向下的设计方法.该系统采用FPGA作为核心器件,极大减少了分离元件的使用,利用硬件描述语言VHDL设计在片内实现电机控制逻辑,因此系统具有极大的灵活性、扩展性和通用性,抗干扰能力强、且系统本身结构紧凑,已成功应用于机器人仿人灵巧手手指中.     

基于SoPC的嵌入式数字频率计设计与实现

设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体,将IP软核、NiosⅡCPU等功能模块嵌入其中,采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发手段,在单片FPGA上构建了整个测频系统硬件,具有精度高、功耗小、成本低、体小便携、工作可靠、开发效率高等特点,是嵌入式应用系统设计的一次有益尝试。文中详细阐述了利用集成开发平台QuartusⅡ进行系统硬件设计和软件调试的思路与过程。