无线射频收发芯片与模块

<正> 无线射频收发芯片与模块主要用于传输数据,广泛用于遥控、遥测、无线抄表、防盗报警、工业控制、智能小区管理、安全防范、无线网络等场合。 1.发射集成电路 RF2510 VHF/UHF发射IC,16脚SSOP封装。具有以下特点:(1)全集成锁相环(PLL)电路;(2)集成压控振荡器(VCO)和标准振荡器;(3)工作电压为2.4～2.50V;(4)具有低功耗和省电模式;(5)工作频率范围为300～1000MHz,典型工作频率为433/868/915MHz;窄带或宽带调频。典型应用有本地振荡器、FM/FSK发射器、无线数据发射、无线安全系统。 RF2512 UHF发射IC,24脚SSOP封装。工作电压为2.7～     

基于RF2514的915MHz AM/ASK发射电路设计

RF2514是一个集成有锁相环的AM／ASKVHF／UHF发射器芯片，它可工作在100MHz～1000MHz频段，并采用AM／ASK调制方式。芯片内含集成压控振荡器、鉴相器、分频器、基准晶体振荡器和锁相环回路，能够发射数字信号。除了标准的低功耗模式外，RF2514还有一个自动闭锁功能，当PLL失锁时，     

低抖动锁相环中压控振荡器的设计

压控振荡器(VC0)作为PLL系统中的关键模块,其相位噪声对PLL相位噪声和抖动产生决定性影响.在对PLl系统噪声及VCO相位噪声分析的基础上,基于CSMC 0.5μm CMOS工艺,设计了一款低相位噪声两级差分环形VCO.Spectre RF仿真结果表明,VCO频率调谐范围为524 MHz～1.1 GHZ,增益最大值Kvco为-636.7 MHz/V,900 MHz下VCO相位噪声为-116.2dBc/Hz@1 MHz,功耗为21.2 mW.系统仿真结果表明,VCO相位噪声对PLL抖动的贡献小于1 ps.     

用于高速CMOS图像传感器的锁相环模块

随着CMOS图像传感器(CIS)向片上系统化、高度集成化方向发展,片内锁相环(PLL)成为系统不可或缺的片上时钟模块,而高速高集成的CIS对PLL的高频时钟输出能力提出了新的挑战。介绍了一种基于0.13μm CIS工艺设计的电荷泵PLL模块,该模块工作于1.5V电压,利于控制功耗;具备压控振荡器(VCO)电流自偏置和自校准技术,可提供最高频率为480MHz的输出信号和更好的噪声性能;多种输入输出倍频可选功能使其能够满足多样化的片上时钟生成需求,提高可复用性。仿真结果表明,当实现12倍频且输出频率为480MHz时,该PLL模块输出信号的均方根周期抖动为837fs,功耗为2.817mW,满足高速CIS对时钟速度的需求,同时保证了输出时钟的低噪声和模块本身的低功耗。     

为VCO提供偏压的电路

PLL的用途甚广,特别是在电缆和电视调谐器方面。在这些系统中,PLL使输出信号(一般来自压控振荡器VCO)的频率和相位与参考信号或输入信号同步。PLL中的压控振荡器需要一个偏置电路。偏置电路在输入电压为5V、19V或12V时,提供偏压为24～32V的输出电压,这取决于压控振荡器。低成本的压控振荡器偏置电路可把5V的输入转变成27V的偏压电平输出(图1)。     

ADF4350：集成VCO的宽带时钟合成器

ADI公司的ADF4350是集成了电压控制振荡器（VCO）的宽带时钟合成器,如果和外部环路共同使用来滤除外部参考频率,可以确保分数N和整数N锁相环（PLL）频率合成器的执行,其输出频率在2．16GHz到4．35GHz之间。此外,可以被分为1／2／4侣路或16路的电路确保用户能够生成低至135MHz的RF输出频率。针对那些需要隔离的应用,RF输出级可以被屏蔽。屏蔽功能既可以通过引脚控制,也可以通过软件控制。     

单片VHF／UHF发射器TX4915原理及应用

TX4915是HiMARK技术公司推出的新型的低噪声AM／ASK发射器芯片,芯片内集成有基准振荡器,VCO（压控振荡器）,相位检波器,可预置比例分频器,高频发射电路等。该片可工作在100MHz－90MHzVHF／UHF频带,完成低噪声AM／ASK发射。文中给出了TX4915的结构、原理、特性及应用电路。     

带集成电荷泵的恒定输出功率音频放大器

四款ADRF670x产品将高动态范围模拟I／Q调制器、RF输出开关和PLL（锁相环）与集成式VCO（压控振荡器）集成在一个紧凑型RFIC中。其调制器输入带宽为500MHz，能支持规定的频段或复杂的IF上变频发送信号通道。此外，调制器输出支持用于宽带多载波LTE应用的线性高输出功率水平。     

ADI三款全新的锁相环提供突破性噪声性能

正Analog Devices,Inc.近日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/ADF4155,其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器(VCO)相位噪声,且在单个器件中实现这些性能。ADF5355PLL具有同类最宽的55MHz至14GHz频谱范围;而ADF4355-2PLL的频谱范围为55MHz至4.4 GHz。这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统     

用于微处理器时钟同步PLL的VCO设计

研究了一种用于微处理器时钟同步PLL的高带宽低噪声的压控振荡器(VCO),该VCO采用了交叉耦合的电流饥饿型环形振荡器,通过改善其控制电压变换电路,大大拓宽了压控增益的线性范围,消除了振荡器对控制电压的影响,降低了输出时钟的相位噪声.基于CSMC 3.3 V 0.35 μm CMOS工艺的仿真结果表明,取延迟单元沟道长度为1 μm、中心频率为365 MHz时,压控增益为300 MHz/V,其线性区覆盖范围是30～700 MHz,在偏离中心频率600 kHz处的相位噪声为-95 dB/Hz,低频1/f噪声在-20 dB/Hz以下.该VCO可以通过适当减小延迟单元沟道长度来拓宽压控增益线性范围.     

ADF7023-J:GMSK收发器解决方案

ADI公司的ADF7023-J是一款超低功耗、高性能、高集成度2FSK/GFSK/MSK/GMSK收发器,工作频率为902 MHz～958MHz,包括ARIB标准T96频带(950MHz)。支持的数据速率为1 kbps～300kbps。发送RF合成器包括VCO和低噪音分数N锁相环(PLL),输出通路频率分辨率为400Hz。VCO在2倍于基频的频率下运行,从而减少了杂散发射。可以自动、独立地配置接收     

一款集成VCO宽带频率合成器

采用0.35 μm SiGe BiCMOS工艺设计了一款集成压控振荡器(VCO)宽带频率合成器.该锁相环(PLL)型频率合成器主要包括集成VCO、鉴频鉴相器、可编程电荷泵、小数分频器等模块.其中集成VCO采用3个独立的宽带VCO完成对频率的覆盖;鉴频鉴相器采用动态逻辑结构;小数分频器中∑-△调制器模数可编程,可以精确调制多种分频值.测试结果表明,在电源电压3.3V、工作温度-40～85℃的条件下,该芯片输出频率为137.5～4400 MHz,频偏100 kHz处的相位噪声为-104 dBc/Hz,频偏1 MHz处的相位噪声为-131 dBc/Hz,归一化本底噪声为-215 dBc/Hz.芯片面积为3.8 mm×4 mm.该频率合成器能为通信系统提供低相位噪声或低抖动的时钟信号,具有广阔的应用前景.     

GHz波段跳频锁相环关键技术研究

介绍了一种除低通滤波器片外单片集成锁相环(Phase-Locked Loop,PLL)频率综合器设计.整个设计对压控振荡器、双模预分频器(Dual-Modulus Prescaler,DMP)与电荷泵(Charge Pump,CP)等锁相环关键模块分别作了优化与改进,提高了各项设计性能.压控振荡器(Voltage Controlled Oscillator,VCO)输出最高频率为1.25GHz时相位噪声为-118.43dBc/Hz@1MHz,VCO调谐范围为250MHz.双模预分频器实现了高精度低抖动低功耗设计,双模预分频器分频输出118.3MHz时,峰峰抖动小于20ps而功耗仅3.2mA.     

多功能信号发生电路XR-2206及其应用

<正> XR-2206是一种单片集成函数发生器电路,能产生高稳定度和高精度的正弦波、方波、三角波、斜波和矩形脉冲波,这些输出信号可受外加电压控制,从而可实现振幅调制(AM)或频率调制(FM)。其工作频率范围为0.01Hz～1MHz。XR-2206可广泛应用于各种波形信号发生器、正弦波或脉冲波的AM/FM发生器、扫频振荡器、电压/频率转换器、位移键控制(FSK)发生器、调制解调器(MODEM)作调制器用。也可在锁相环路(PLL)中作压控振荡器     

工作频带为0.1～1GHz的FM/FSK发射器WE800

WEB00是WinEdge Electronics公司生产的单片FM／FSK发射器芯片，可工作在100～1000MHz频带范围，其中包括902～928MHzISM频带。该芯片内含一个直接FM调制VCO(压控振荡器)、一个锁相环(PLL)和一个RF(射频)功率放大器(PA)。WE800可为无线电设计者提供一个具有最少外部元件数和小PCB尺寸的FM／TSK发射器解决方案。其频率设置和功率管理功能可通过标准的3线串行接口来完成。     

单片UHF RFID阅读器中VCO及其预分频器设计

提出了一种应用于860～960 MHz UHF波段单片射频识别(RFID)阅读器的低相位噪声CMOS压控振荡器(VCO)及其预分频电路.VCO采用LC互补交叉耦合结构,利用对称滤波技术改善相位噪声性能,预分频电路采用注入锁定技术,用环形振荡结构获得了较宽的频率锁定范围.电路采用UMC 0.18 μm CMOS工艺实现,测试结果表明:VCO输出信号频率范围为1.283～2.557 GHz,预分频电路的频率锁定范围为66.35%,输出四相正交信号.芯片面积约为1 mm×1 mm,当PLL输出信号频率为895.5 MHz时,测得其相位噪声为-132.25 dBc/Hz@3 MHz,电源电压3.3 V时,电路消耗总电流为8 mA.     

1．575 GHz GPS下变频器MRFIC1505

MRFIC1505 1．575 GHz GPS下变频器适合用在GPS接收器中，其内部集成有LNA(低噪声放大器)、混频器、VCO、PLL、晶体振荡器、A／D转换器和回路滤波器。其RF输入频率为1575．42MHz，IF输出频率为4．1MHz，具有105dB的典型转换增益，采用2．7V的工作电压；28mA的典型电流消耗，采用LQFP-48封装。MRFIC1505可用在移动电话及PDA附件、便携式导航和个人安全系统、财产跟踪、远程信息处理等设备中。     

一种应用于SOC时钟的锁相环设计

设计实现了一种应用于SOC的锁相环(PLL)时钟电路。提出了一种环形压控振荡器(VCO)压控增益的线性化补偿技术,通过AMOS和PMOS并联的方式构成可变电容,该锁相环采用了三级环形压控振荡器,测试结果显示VCO压控增益(KVCO)在183~284 MHz/V之间,与采用单独AMOS作为负载的环形振荡器相比,KVCO变化量下降了82%,降低了VCO的非线性。同时该锁相环通过降低鉴频鉴相器比较频率,增加环路分频比,提高振荡器的输出频率和降低电荷泵电流等方式,以降低锁相环环路滤波电容的面积。本PLL采用SMIC 55nm CMOS工艺实现,整体面积约为0.048mm~2,电源电压为1.2V,功耗1.2mW。芯片相位噪声测试结果显示,在输出100MHz时,均方根(rms)抖动为293ps(1kHz~10 MHz积分),相位噪声为-95dBc/Hz@1MHz。     

低抖动、双输出时钟发生器

用于高速设备的宽频率范围、双输出时钟发生器MAX3674采用低噪声VCO和PLL架构,可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5psRMS低抖动输出时钟。其I^2C兼容接口可为频率裕量测试精调输出频率,从而极大地降低了系统测试过程的复杂度。     

PLL调频立体声接收机制作

锁相环(PLL)电路PLL(锁相环)电路的基本组成如图1。压控振荡器(VCO)是一种用电压控制振荡频率的电路。假定基准振荡器的频率为100kHz,若要构成一个700MHz 的PLL 路,VCO 的输出需经过分频系数 N=700的分频器。也得到一个100kHz 的信号,若两者完全相同,比较器输出的 VCO 的控制电压不变,就能得到稳定的70MHz 的输出。由于某种原因使频率发生变化,经比较器和 LPF 输出的电压产生高低变化,对 VCO 的振荡频率起到补偿作用,使振荡稳定。若频率增高,加在 VCO 上的电