环形移位计数器在彩灯控制电路中的应用

双向移位寄存器是一种中规模集成电路,可构成移位寄存器型计数器。文中介绍了双向移位寄存器的功能．以及由其构成的环形移位计数器的电路结构和输出状态。设计并论述了由环形移位计数器控制的单灯单向和双灯反向两种彩灯控制电路,说明对于较简单的彩灯控制要求,可以实现结构简单、稳定可靠、经济适用的控制电路。     

按规则序列设计的移位型计数器

本文介绍一种按规则序列设计的移位型计数器。此类计数器设计方便,电路简单,译码电路简单,并具有快速自启动特性。     

一种单片高速四位计数器／移位寄存器

本文介绍了一种双极单片高速ＥＣＬ电路四位计数器／移位寄存器。     

一种基于FPGA的分频器的设计

文章设计了一种利用移位型计数器进行设计的分频器,并且可以通过改变反馈网络来控制分频系数或寄存器个数实现任意整数分频。通过VHDL硬件描述语言设计,在QuartusⅡ软件下进行功能仿真,测试结果证明了该设计的可行性。     

计数器与移位寄存器在时序控制中的应用

本文介绍了如何利用简单的计数器及少量的辅助电路实现任意分频、结合移位寄存器及少量的辅助器件实现不同脉宽的顺序脉冲发生器的方法。由于这种方法简单、可靠、实用性强,在时序控制中可以广泛使用。本文还阐述了如何使各种不同脉宽的顺序脉冲信号保持严格同步的具体办法。     

序列信号发生器的设计方法及应用实例

阐述了使用移位寄存器和计数器设计序列信号发生器的各种方法,对每种设计方法进行了详细分析并给出了设计实例.运用构成的序列信号发生器设计了一个实用的彩灯控制电路,可实现彩灯有规律的亮灭.运用proteus软件对电路进行了仿真,并分析了输出结果.     

多位全状态移位型计数器的实现

M序列信号可以模拟白噪声，广泛应用于扩频通信、数字加密、数字系统测试等领域。如果能够将移位型计数器的全部状态加以利用，实现All States Sequence信号，则既可以实现同步计数，还可拓宽移位型计数器的应用领域。     

一种用于自稳零放大器的伪随机信号发生器

提出了一种用于自稳零运算放大器的伪随机信号发生器电路.该电路结合了线性反馈移位寄存器和多级计数器,实现了输出信号的频率在一定范围内随机变化的功能.利用7级线性反馈移位寄存器生成的7位伪随机码对多级计数器进行置位,计数器以置位后的状态开始计数.当计数器计满时,输出信号跳变一次.同时,线性反馈移位寄存器生成新的伪随机码对计数器电路进行重新置位,计数器再重新计数.最终产生频率在一定范围内随机变化的输出信号.该输出信号作为自稳零放大器失调校准电路的开关时序信号,使自稳零运放的失调电压校准电路（开关电容结构）的开关动作具有随机化特征,产生的开关毛刺类似随机噪声,改善了自稳零放大器失调电压的校准效果.该伪随机信号发生器电路采用0.5μm CMOS工艺实现.仿真结果表明,该信号发生器电路实现产生的输出信号的频率在2 kHz到4 kHz范围内随机变化.将其用于自稳零运算放大器的失调电压校准中,自稳零运放输出信号中的谐波显著降低.     

基于Verilog语言的可预置加减计数器的设计

计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。     

用VHDL实现基于新型扭环形计数器的16倍分频器

在数字逻辑电路的设计中,计数器和分频器都是常用的基本电路。通常利用分频器对某个给定的高频率信号进行分频,得到设计者所需要的低频信号。分频器的设计中利用不同模的计数器来达到不同倍的分频。文中介绍一种新型扭环形计数器,n位输入信号通过该计数器后可得到个计数,利用率超过以往普通的扭环形计数器。然后基于此计数器,通过VHDL硬件描述语言,在QuartusⅡ平台下运用Altera公司Cyclone系列的FPGA芯片实现计数器和分频器的综合与波形仿真,验证此设计的正确性。     

规则序列与奇异非线性移存器--求解快速自启动反馈函数

本文提出由非线性移存器产生规则序列的问题 ,它的用途之一是可以用来取代移位计数器传统的逻辑设计。研究表明 ,求解快速自启动产生规则序列这一问题其实质就是要寻找一个或一批奇异非线性移存器 ,且使它或它们的状态图仅有一个带若干短枝的圈。文中用状态转移变换的方法证明了一批快速自启动产生规则序列的奇异非线性移存器。     

并行折叠计数器的BIST方案

 本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的EDA设计流程.     

基于激励函数修改技术的任意进制计数器设计

在推导用T触发器构成的二进制同步加减法计数器的设计公式之基础上,提出了用激励函数修改技术设计任意进制计数器的方法,并以十二进制加减法计数器的设计过程为例说明这种设计方法具有设计快捷、快速、方便的优点。     

Nonsingularity of Feedback Shift Registers of Degree at Most Three over a Finite Field

As a kind of generators of pseudo-random sequences, the Feedback shift register (FSR) is widely used in channel coding, cryptography and digital communication. A necessary and sufficient condition for the nonsingularity of a feedback shift register of degree at most three over a finite field is established. Using the above result, we can easily determine the nonsingularity of a feedback shift register from the algebraic normal form of the corresponding feedback function.     

一种可重构线性反馈移位寄存器设计

提出了一种可重构线性反馈移位寄存器的设计。在设计中,针对Fibonacci和Galois两种类型的反馈结构分别采用了可重构的设计,并且支持混合反馈结构,线性反馈移位寄存器反馈抽头和插入点可选,长度可变并且可以通过链接支持超长线性反馈移位寄存器。在XC5VLX30器件上实现延时为4.808ns,LUT和触发器的个数为2279和1575。能够用于伪随机序列生成等应用。     

适用于三值线性反馈移位寄存器的CMOS触发器

为了省免多值线性反馈移位寄存器中存在的常量乘运算电路，本文以三值逻辑为例，提出了具有Q-2Q双轨输出的三值CMOS触发器的设计，它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。这不仅简化了电路结构，并可提高电路的工作速度，PSPICE模拟证实了Q-2Q触发器设计具有正确的逻辑功能，此设计思想可推广至基数更高的多值线性反馈移位寄存器电路的设计。     

Pseudorandom rectangular scan system with uniform frame density

A new method for pseudorandom scanning of a rectangular frame is described. The system employs feedback shift registers and reversible counters. The scanning density is uniform over the whole area. The scan path is a dotted line that can be changed from relatively smooth to more warped configurations. The periodicity of this pseudorandom line can be made as long as desired and can be repeated starting from any preselected initial condition.     

非线性反馈移存器型序列密码的完全性通用算法

非线性反馈移存器型序列密码被使用于智能卡、射频识别标签（RFID）和无线传感器等硬件资源受限设备的信息加密中,其典型代表为Trivium算法、Grain v1算法和Mickey算法,然而现有的完全性算法在应用于此类序列密码时存在分析轮数较少及对依赖关系区分不清楚等问题.本文提出了一种考察此类序列密码完全性的通用算法,将算法内部状态表示成线性集合和非线性集合,将序列密码每轮更新转化为集合的运算,通过迭代计算可给出算法达到非线性完全性所需轮数的下界,克服了现有完全性算法的不足.应用此通用算法给出Trivium算法更优的1比特差分区分器并完成对Trivium-B算法的实时攻击.本方法可为此类序列密码的设计提供一定的理论依据.