基于演化算法的电路自动设计方法

在电路设计中引入演化计算，在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构，称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题，并对演化数字电路、模拟电路的设计进行了分析，说明演化算法在电路自动设计中是切实有效的。     

演化硬件技术及其应用发展

在硬件电路设计中引入演化计算,在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构,称为演化硬件设计。本文就演化硬件的原理和其国内外的发展现状进行说明和阐述,并对此技术的具体实现过程做了一个简单的实验。通过实验,说明演化硬件技术确实在电路自动设计方面有着极大的前景。最后介绍了演化硬件技术发展,及其应用到深空探测领域的现实意义。     

基于独立演化系统的演化硬件实验

演化硬件是指能利用进化算法实现自修复和自适应的硬件。融合了电路自动设计、可重构硬件、人工智能和自治系统等相关内容它不仅是一种具有自适应与自修复特性的仿生物态硬件电路,是新兴的仿生电子学的主要研究内吝之一,而且是一种新颖的硬件设计思想与方法。该文设计了一种基于FPTA的DSP独立演化系统,并对外部演化结果进行下载测试,实现了对外部演化结果的检验通过测试证明该演化系统适用于FPTA单细胞或多细胞演化实验。     

基于独立演化系统的演化硬件实验

演化硬件是指能利用进化算法实现自修复和自适应的硬件。融合了电路自动设计、可重构硬件、人工智能和自治系统等相关内容。它不仅是一种具有自适应与自修复特性的仿生物态硬件电路,是新兴的仿生电子学的主要研究内容之一,而且是一种新颖的硬件设计思想与方法。该文设计了一种基于FPTA的DSP独立演化系统,并对外部演化结果进行下载测试,实现了对外部演化结果的检验。通过测试证明该演化系统适用于FPTA单细胞或多细胞演化实验。     

用遗传算法实现逻辑函数的化简

在硬件设计中引入演化计算,在可编程逻辑器件上通过对基本硬件元器件进行演化而自动生成人工难以设计出的硬件结构,称为演化硬件设计。代数法和卡诺图法用来化简给定的逻辑函数,但它们难以化简规模很大的逻辑函数。这里用演化硬件设计方法实现了区别于传统的代数化简法和卡诺图化简法的一种新的对给定的某一逻辑函数进行化简的方法。实验表明演化硬件设计方法能够化简规模很大的逻辑函数。     

基于动态可重构FPGA的自演化硬件概述

演化硬件研究如何利用遗传算法进行硬件自动设计,或者设计随外界环境变化而自适应地改变自身结构的硬件,在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值. 自演化硬件是在硬件内部完成遗传操作和适应度计算,利用支持动态部分可重构的FPGA芯片上的微处理器核实现遗传算法,模拟生物群体演化过程搜索可能的电路设计并配置片上的可重构逻辑,找到最优或较优的设计结果,从而实现自适应硬件. 当电路发生故障时,自演化硬件自动搜索新的配置,利用片上冗余资源取代故障区域,从而实现自修复硬件. 介绍了基于动态部分可重构FPGA的自演化硬件的基本思想、体系结构以及研究现状,总结并提出了亟待解决的关键技术,指出高效的电路染色体编码表示与可重构逻辑配置位串之间的映射方式是当前研究的重点之一.     

基于演化算法的全加器优化设计

演化硬件研究工作中的一个重要研究内容就是电路优化设计,电路优化设计有望实现复杂电路的自动设计并获得新颖、优化的设计结果,因而成为国际性的研究热点。将演化算法引入全加器电路的优化设计中,引入了新的个体评估机制并提出了适用于全加器演化的演化算法。通过仿真实验验证了算法的有效性。     

演化计算在硬件自动设计中的应用

给出了基于演化计算的硬件自动设计方法的实现过程,分析了该方法的特点、存在的问题及解决方案,讨论了演化计算在该应用领域的发展方向。     

快速实现数字仿生电路设计的自适应遗传算法

采用演化硬件技术快速实现数字仿生电路的设计是演化硬件一个重要的研究方向;对演化算法的改进是提高演化速率和减少计算机计算负荷的重要方法;借鉴演化策略和模拟退火算法的思想以及Levi提出的HereBoy算法,提出了具有自适应能力的增强型演化算法;通过实验发现,该算法在演化相同的数字逻辑电路中,明显地提高了演化的速度,缩短了演化时间,提高了进化设计的速度、规模和优化程度.     

基于HDL仿真的同步时序电路演化方法

时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行。四倍分频器电路演化实验结果验证了该方法的可行性与有效性。     

Evolvable hardware: using evolutionary computation to design and optimize hardware systems

Evolvable hardware lies at the intersection of evolutionary computation and physical design. Through the use of evolutionary computation methods, the field seeks to develop a variety of technologies that enable automatic design, adaptation, and reconfiguration of electrical and mechanical hardware systems in ways that outperform conventional techniques. This article surveys evolvable hardware with emphasis on some of the latest developments, many of which deliver performance exceeding traditional methods. As such, the field of evolvable hardware is just now starting to emerge from the research laboratory and into mainstream hardware applications.     

基于多目标演化算法的逻辑电路设计

电路演化设计是新兴的研究热点,通过对电路演化设计的基本原理的介绍,提出了基于演化算法特别是改进的遗传算法(GeneticAlgorithm),根据具有一定逻辑功能的真值表,依据多个设计目标,以较少的运算量和较高的效率来演化设计出一个较优的逻辑电路。通过对几个具体实例的研究分析,说明了该设计思想的有效性和先进性。     

A three-step decomposition method for the evolutionary design of sequential logic circuits

Evolvable hardware (EHW) refers to an automatic circuit design approach, which employs evolutionary algorithms (EAs) to generate the configurations of the programmable devices. The scalability is one of the main obstacles preventing EHW from being applied to real-world applications. Several techniques have been proposed to overcome the scalability problem. One of them is to decompose the whole circuit into several small evolvable sub-circuits. However, current techniques for scalability are mainly used to evolve combinational logic circuits. In this paper, in order to decompose a sequential logic circuit, the state decomposition, output decomposition and input decomposition are united as a three-step decomposition method (3SD). A novel extrinsic EHW system, namely 3SD–ES, which combines the 3SD method with the (μ, λ) ES (evolution strategy), is proposed, and is used for the evolutionary designing of larger sequential logic circuits. The proposed extrinsic EHW system is tested extensively on sequential logic circuits taken from the Microelectronics Center of North Carolina (MCNC) benchmark library. The results demonstrate that 3SD–ES has much better performance in terms of scalability. It enables the evolutionary designing of larger sequential circuits than have ever been evolved before.     

基于免疫原理的逻辑电路设计算法

硬件进化是基于进化计算和可重构硬件的新兴研究领域。逻辑电路的进化设计是硬件进化的主要研究方向之一。文章将生物免疫系统的进化非选择机制引入到逻辑电路设计中,提出了相应的逻辑电路设计算法,并给出了该文算法和进化算法的对比实验结果,结果表明该文算法更加有效。     

基于演化算法的奇偶校验器自动设计*

基于演化算法技术,提出一种新的设计思想,实现奇偶校验器的电路自动设计.实验证明,多目标演化算法具有较少的运算量和较高的效率,能自动设计出使用逻辑门数更少、延时更小的奇偶校验器.     

基于演化硬件的在线自适应系统

随着演化硬件的兴起,其在电子电路自动设计、客错以及自适应等方面的优越性,使它有望成为突破传统电子系统设计瓶颈的新技术.在已有研究的基础之上,进一步探讨利用演化硬件技术实现电子系统的自适应性,提出了一个基于演化硬件技术的自适应系统模型,并通过在Xilinx Virtex-Ⅱ Pro (XC2VP20)FPGA芯片上的实验,表明了演化硬件技术是解决电子系统自适应性问题的一种可行方案.     

基于虚拟可重构平台的时序电路演化设计

目前,电路进化设计是演化硬件研究的主要方向之一。而时序电路由于存在反馈环不便于进行电路描述和软件仿真。文中对时序电路的演化设计方法进行了改进,提出了专门针对时序电路演化的虚拟可重构平台,建立起电路编码与HDL代码的映射关系。应用TEXTIO和MATLAB来辅助仿真测试过程,使测试向量数量巨大、难以处理的问题得到很好地解决。最后调用ModelSim完成了FSM的演化实验。实验结果验证了基于此平台演化时序电路的可行性和有效性。