基于DSP EMIF口及FPGA设计并实现多DSP嵌入式系统

在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G数值仿真计算中,单DSP无法满足实时性和高速运算量要求,往往需要多DSP进行协同处理。本文针对DSP的EMIF接口和FPGA的特点,设计8个DSP通信的嵌入式系统。试验结果表明,所设计的多DSP通信的嵌入式系统,工作性能稳定,数据处理能力强,适用于高端的雷达信号处理、电子对抗、超声图像处理等场合。     

基于DSP EMIF口及FPGA设计并实坝多DSP嵌八式系统

在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G数值仿真计算中,单DSP无法满足实时性和高速运算量要求,往往需要多DSP进行协同处理.本文针对DSP的EMIF接口和FPGA的特点,设计8个DSP通信的嵌入式系统.试验结果表明,所设计的多DSP通信的嵌入式系统.工作性能稳定,数据处理能力强,适用于高端的雷达信号处理、电子对抗、超声图像处理等场合.     

基于ADV212芯片的视频压缩系统应用设计技术

分析研究了基于JPEG200标准的多媒体数字信号编解码器-ADV212芯片的硬件组成及结构,并基于ADV212的功能特点,设计出一种ADV212结合FPGA和DSP的视频压缩系统.该系统采用多片ADV212模式,能够处理高达1080i的高清视频信号.     

基于6416和FPGA的手部三模态识别装置设计与实现

介绍了将手形、掌纹和手掌静脉身份识别理论与FPGA和DSP数字处理系统相结合构成能够方便用于门禁、考勤等的具有高可靠性和高安全性要求的快速身份识别装置。装置采用可见光和近红外双摄像头提高对手形、掌纹和手掌静脉图像的有效获取。利用FPGA实现双摄像头图像数据的同步采集、数据缓存以及对液晶显示屏、补光系统等的控制,以减少DSP的负担,使DSP能够专注于对手形、掌纹和手掌静脉的数据处理识别工作,保证系统运行的实时性。     

基于ARM+FPGA+多DSP的嵌入式实时图像处理系统

介绍了一款通用的嵌入式图像处理系统的设计方法。系统采用FPGA设计FIFO实现ARM与多DSP的高速数据传输方法。实验结果表明,所设计的多DSP协同工作的实时嵌入式图像处理系统,其工作性能稳定、数据处理能力强,适用于高端的雷达信号处理、电子对抗、超声图像处理等场合。     

基于TMS320C6713和FPGA的高速实时采集系统的设计与实现

介绍了基于TMS320C6713和AlteraEP2C20F256的高速实时数据采集处理系统的软硬件设计方案。该方案以TMS320C6713为核心处理器,用EP2C20F256实现输入输出FIFO。实验结果表明,在一定的算法复杂度的情况下,对信号的采样频率可达到6MHz,该方案完全可以满足大多数场合对数据采集及处理的精确度和实时性的要求。     

基于FPGA的高速数据采集系统的设计

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计和完成仿真.整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能.     

基于PCI总线的MPEG-4视频压缩卡设计

在现代高速公路道路监控中,视频监控是一种非常重要的监控手段.但视频监控通常由于处理,采集的数据量巨大,应用受到一定限制.为解决视频数据的存储和传输,唯一途径就是对视频数据进行压缩.结合目前监控技术,给出了一种基于PCI总线的MPEG4视频压缩卡的实现方案.     

基于FPGA的电视跟踪系统目标模拟器设计

电子目标模拟器已广泛应用在电视跟踪系统的性能检测中.介绍了一种新型的电视跟踪系统目标模拟器,该模拟器的硬件平台由USB模块、FPGA模块和视频D/A模块搭建而成.在此硬件平台基础上,通过编写Verilog硬件描述语言仿真并模拟出满足被测电视跟踪系统测试需求的模拟目标图像.重点讨论了静、动态模拟目标的生成及其在性能指标测试中的应用.该目标模拟器集成度高、扩展功能强.     

基于FPGA的随机脉冲快速捕捉系统的设计与实现

介绍一种基于FPGA的随机脉冲信号快速捕捉系统的系统结构、工作原理和实现方法;该系统完全摆脱了传统数据采集系统在采集深度和采样效率方面的制约因素,能够在整个时域范围内对外部信号进行连续的高速采样;系统工作过程中不需要外部控制器的干涉,完全由FPGA内部的硬件逻辑电路实现对随机脉冲信号的快速、精确捕捉,可靠性高;抗干扰能力强,同时具有很高的采样效率.     

基于FPGA的视频采集系统设计

论文旨在研究一种基于FPGA的视频采集系统的实现方法,采用Verilog硬件描述语言设计并验证了系统中的I2C总线配置模块、ITU_R655视频解码模块、视频帧缓存模块和视频显示模块.通过该系统的设计,完成了对视频信息的采集,并能够进行实时显示,基于FPGA的系统设计为视频采集提供了更加灵活高效的实现可能性.该系统具有体积小、效率高、成本低等优点,可广泛应用在视频处理系统、安防监控系统和视频传输系统等.     

基于FPGA的实时双目图像采集与预处理系统设计

针对目前智能交通监控系统中动态目标数据量大、噪声干扰多、实时性要求高等问题,设计了基于FPGA的实时双目图像采集与预处理系统。利用FPGA的并行特性和流水线技术,实时采集双通道图像数据,且通过DDR3 SDRAM缓存,再将其用拼接方式输出显示;采用像素排序流水线操作,实现了基于FPGA的并行中值滤波算法,提高了算法处理速度。试验结果表明,所设计的双目图像采集与预处理系统能够实现图像的实时采集与显示,并能快速地进行图像降噪处理。     

基于FPGA的视频滤波处理系统

介绍一个以XC2S200为核心的视频信号滤波处理系统,该系统为水下图像目标识别和监控提供了一种解决方案,它采用共轭算法对图像进行统一、高效的全局变换,滤波增强效率更高,并且采用Xilinx公司的FPGA芯片XC2S200位处理核心,使得该系统结构紧凑,配置灵活,便于携带。该系统可实时使水下昏暗、模糊的视频图像获得较好的噪声滤波效果,并输出给液晶显示器显示。可应用于水下场景监测或监控,具有很好的市场应用前景。     

基于FPGA的雷达视频压缩技术研究

根据雷达视频数据量大、目标信息较为重要的特点,设计并实现了一种基于FPGA的高分辨率雷达视频压缩方案。该方案针对压缩过程中算法较为复杂,且有大量浮点运算、乘法处理等高计算复杂度的问题,对DCT、量化、编码等核心处理模块分别进行了优化设计。在一片Stratix IV GX EP4SGX230KF40C4芯片上进行了验证,结果表明,该设计方案资源占用率低,压缩后图像质量较好,对于1600x1200分辨率的视频处理速度可达50帧／秒以上,满足高分辨率雷达视频实时压缩的要求。     

基于FPGA的视频图像采集系统的设计与实现

针对图象采集对实时性和可靠性的要求,提出并实现了一种以FPGA为控制核心的视频图像采集、存储系统。采用Altera公司的EP1C3T144C8FPGA芯片,完成了对视频解码芯片ADV7180的I2C总线配置,接着从视频流数据中提取有效图像信息并以Brust方式存储在SDRAM中。经过相关的测试,系统工作稳定,实时性和可靠性较好,充分发挥了FPGA控制灵活、速度快并且容易扩展的优点。     

基于FPGA的高速多路视频数据采集系统

针对同时处理高速多路视频数据的需求,以NiosII软核CPU为核心,通过在FPGA上构建可编程片上系统（Sys—ternOnProgrammableChip,SOPC）,利用SOPC系统自定义外设接口,配合DMA技术,完成对A／D转换后的多路视频数据的同时解码采集。视频解码模块采用滑动窗法快速检测定时基准信号。FPGA可重构的特性可以使系统根据实际应用需要在原方案基础上扩展、裁减功能模块,并根据资源情况重构系统,达到资源与效率的最优匹配。     

一种基于FPGA的红外视频采集系统设计

介绍了一种基于FPGA技术的红外视频采集系统组成架构,给出了各功能模块的实现方法,包括主要的HDL代码、SignaltapⅡ波形以及QuartusⅡ顶层原理,并制作电路板进行调试,最终的红外图像通过VGA实时显示。结果表明该系统能充分利用FPGA技术的优势,具有扩展性好、控制灵活、开发周期短等特点。     

基于FPGA的嵌入式图像监控系统设计

本文用数字逻辑电路实现了动体检测算法,利用NIOSⅡ处理器SD的图像文件存储,完成了一个完整的图像检测和存储过程设计。     

基于FPGA的视频图像目标检测系统

设计了一种基于FPGA的运动目标的检测系统,采用模块化设计和流水线的处理方式,充分利用了FPGA高速并行处理特点以及DDR2 SDRAM大容量特性.系统采用了单高斯背景建模的背景差分法同时结合帧间差分法的方式实现对运动目标的检测.实践测试结果表明,该目标检测系统能够有效的实现运动目标的检测,且检测效果良好,满足实时性需求.     

基于FPGA的微光视频图像增强系统

以FPGA为系统核心,为微光视频图像的实时增强设计了一套可应用于空间狭小环境中的小型化处理系统.利用Altera公司提供的IP Core,通过I2C总线初始化编解码芯片,简化了系统设计,使系统运行更加可靠.应用在微光视频图像系统中,使图像增强效果更加明显.