CMP中基于目录的协作Cache设计方案

片上多处理器中二级Cache的设计和管理是影响其性能的关键因素之一。在私有二级Cache的基础上,提出一种基于集中式一致性目录的协作Cache设计方案,通过有效地管理片上存储资源来优化处理器的性能,从而使该协作Cache具有平均访存延迟小、Cache缺失率低、可扩展性好等优点。实验结果显示,与共享二级Cache设计相比,协作Cache可以将4核处理器的吞吐量平均提高13.5%,而其硬件开销约为8.1%。     

影响机器人多处理机控制系统性能原因及其对策

多处理机系统的优越性,已越来越受人们的青睐.然而,由于其存在Cache一致问题,所以严重制约多处理机系统在机器人中的应用.如何提高多处理机系统的性能是本文研究的主要问题.我们通过仿真实验提出了:在编译时设置用基于访存时标、互斥锁机制、Java监控程序这些方法,使有腿的步行机器人,在其下位机的多处理机系统中Cache中数据保持一致,从而充分发挥了Cache的优点,缩短了访存时间,减少互连网络、存储器的带宽压力和冲突,其结果是有效地提高了机器人多处理机计算机系统的性能.     

共享存储多处理机目录组织技术研究

当前，绝大多数分布式共享存储系统采用基于目录的Cache一致性协议。介绍了几种典型的目录组织方案，并对它们进行了比较。提出一种新的目录组织方案。该方案采用位向量和有限指针混合的两级目录结构，在存储开销上比位向量目录优越，比有限指针目录增加不多；而在时间性能上，优于有限指针目录，接近位向量目录。与已有的方案相比它更适于超大规模的多处理机系统。     

多机系统中Cache一致性问题的研究与评价

Cache一致性是多处理机系统设计中的一项重要课题。为提高访存效率,每台处理机通常带有高速缓冲存储器Cache,这便产生了Cache一致性问题。为便共享数据在各Cache间以及Cache与主存间保持一致,出现了多种Cache一致性协议。文章首先介绍了多处理机系统中,主存与各处理机私有Cache之间及各私有Cache之间存在数据不一致问题的原因,对解决不一致性的方法:监视法、目录法、软件方法等进行了详细的定性分析与评价,指出了各种方法的优缺点,供设计者参考。     

改进的基于目录的Cache一致性协议

介绍几种典型目录一致性协议并分析它们的优缺点。在综合全映射目录和有限目录优点的基础上,通过在存储器层上增加一个存储器高速缓存（Cache）层的方式,提出并讨论一种改进后的Cache一致性协议。该协议相对有限目录存储开销增加不多的情况下,提高了系统性能和可扩展性。     

超长指令字DSP标量访存单元的设计与优化

近年来，随着集成电路技术的发展处理器与存储器之间的速度差异越来越大，存储器愈发成为制约计算系统性能的瓶颈。对于嵌入式、低功耗领域的DSP而言，其架构和应用场景与通用CPU不同，CPU的访存设计难以满足DSP的访存需求。针对超长指令字DSP在访存实时性、顺序与固定延迟、高效数据一致性方面的需求，设计了一种适用于DSP的标量访存单元，可配置的设计能够满足DSP的访存实时性；基于ID的顺序机制保证超长指令字架构对Load指令返回数据的顺序与固定延迟要求，存储开销为87.5 B;硬件查找“首1”加速了数据一致性所需的写回操作。当Cache中25%,50%和75%的行需要写回时，优化后的一致性写回开销为逐行扫描方法的26.4%,51.3%和76.2%,只与有效脏行数量成正比，与Cache容量无关。     

面向多线程应用的片上多核处理器私有LLC优化

片上多核处理器已逐渐取代传统超标量处理器成为集成电路设计的主流结构,但芯片的存储墙问题依旧是设计的一个难题。CMP通过大容量的末级高速缓存来缓解访存压力。在软件编程模式向多线程并行方式转变的背景下,针对多线程应用在多核处理器上的Cache访问特征,提出一种面向私有末级Cache的优化算法,通过硬件缓冲器记录处理器访存地址,从而实现共享数据在Cache间的传递机制,有效降低Cache失效开销。实验结果表明,在硬件开销不超过Cache部件0.1%的情况下,测试用例平均加速比为1.13。     

一种应用于多路直连CMP的混合一致性协议

Cache一致性协议对系统性能和带宽需求具有重要影响,而当前广泛采用的广播协议带宽需求较高,目录协议访存延迟较大,均不适用于国产服务器CPU直连接口带宽较低及延迟较大的应用场景。针对上述问题,基于Token广播协议和目录协议,设计混合一致性协议,采用Simics结合GEM S搭建多路直连片上多核处理器仿真系统,通过运行SPLASH-2测试协议的相关性能。实验结果表明,混合协议的系统性能优于目录协议,与Token协议相比,混合协议以较小的性能代价,大幅降低片间通信带宽需求,且在带宽资源受限系统中具有更好的系统性能。     

基于总线侦听Cache一致性协议算法与实现

以共享总线的多处理机系统为例,本文介绍了在共享总线系统中用于解决Cache问题的侦听总线一致性协议,并基于总线侦听Cache一致性协议的优点和协议区分状态的原因,给出了一个评价协议好坏的角度:总线的流量和存储器访问的有效时间,最后给出了基于总线侦听Cache一致性协议算法与实现.     

共享存储多处理机系统中的多级高速缓存

共享存储多处理机系统中，存储子系统的性能是影响整个系统性能的关键之－。我们通过基于访存地址流的模拟，从缺失率，平均访存时间和总线占用三方面，对共享存储多处理机系统中的两种两组缓存方案做了性能比较，并将它们同没有第二级缓存的情形做了性能比较。     

多处理机系统中存储器使用频带的分析

本文以排队论为工具建立了紧耦合多处理机系统存储器的排队模型.通过对存储体忙期的分析,得出了存储器使用频带(有效频带)的解析表达式,研究了在保证存储器使用频带最大的情况下,处理机的访存请求率λ、存储体的服务率μ和存储体数m三者之间的关系.     

基于存储队列的Cache访问性能优化研究

高性能处理器普遍采用片上集成大容量复杂结构的一级Cache提高处理器性能,但随着Cache容量和复杂度的增加,访问Cache所产生的访存延迟和功耗明显增加;基于存储队列,提出了一种通过减少Cache访问次数来降低功耗和延迟的方法,利用存储队列来缓存Load/Store指令的数据,并且当存储队列不满时,通过空闲入口暂存已经完成的仿存数据,提高了连续访存数据的复用率,减少了Cache的访问次数;仿真结果显示,该方法在增加少量的控制逻辑基础上,显著减少了Cache的访问次数,降低了Cache的功耗,减少了访存延迟,加快了执行速度。     

基于节点预测的直接Cache一致性协议

处理器性能的提升依赖于对存储系统性能的挖掘.随着片上集成内核数量的不断增大和特征尺寸的持续缩小,延迟、存储可扩展的Cache一致性协议已经成为提升访存效率的关键性因素.文中提出一种基于节点预测的直接Cache一致性协议-NPP协议,研究一致性交互延迟隐藏和目录存储开销减少技术.针对读、写缺失中存在的间接性问题和现有解决方案破坏已有数据局部性、无法获得最近数据副本等问题,分别提出节点挂起技术和直接写缺失处理技术,有效隐藏了目录访问延迟.为了实现准确的节点预测,作者还提出基于"签名"回收的历史信息更新算法,避免了冗余更新和不完整更新.使用SPLASH-2测试程序集,在基于2D MESH NoC互联的64核CMP下,相对于全映射目录协议,NPP协议的平均执行时间降幅为21.78%~31.11%;平均读缺失延迟降低14.22%~18.9%;平均写缺失延迟降低17.89%~21.13%.而获得上述性能提升的代价是网络流量平均增加6.62%~7.28%.     

多处理机系统中存贮器的有效频带 B_m~u=F(m,λ,μ)

本文以排队论为工具建立了紧耦合多处理机系统中存贮器的排队模型,并通过对存贮体忙期的分析,得出了存贮器有效频带的解析表达式,且深入地研究了在保证存贮器有效频带最大的情况下,处理机的访存请求率λ、存贮体的服务率μ和存贮体数m 三者之间的关系。     

一种多线程阵列众核处理器的二级Cache划分机制

阵列众核处理器由于其较高的计算性能和能效比已经广泛应用于高性能计算领域。而要构建未来高性能计算系统处理器必须解决严峻的"访存墙"挑战以及核心协同问题。通常的阵列处理器,其核心多采用单线程结构,以减少开销,但是对访存提出了较高的要求。引入硬件同时多线程技术,针对实验中单核心多线程二级Cache利用率较低的问题,提出了一种共享二级Cache划分机制。经实验模拟,通过上述优化的共享二级Cache划分机制,二级指令Cache失效率下降18.59%,数据Cache失效率下降6.60%,整体CPI性能提升达到10.1%。     

多核处理器目录缓存结构设计

随着物联网、云计算与网络舆情分析等应用的快速发展,大数据处理的应用已经成为数据中心的核心负载.数据中心服务器普遍采用多核处理器,而目录缓存作为多核处理器结构中维护缓存一致性的关键部件,对其结构研究(如稀疏目录)更多地关注于目录缓存的容量与可扩展性,更适合处理高性能计算等计算密集型应用.然而,当多核处理器执行延迟敏感的大数据应用程序时,目录缓存的高访存延迟严重制约了数据中心的服务质量.针对该问题,新型主从目录缓存结构优化了数据访问过程中的一致性协议通路,其中主目录区分共享与私有数据,管理私有数据的访存操作,降低私有数据的访存延迟,提高了从目录的容量利用率;从目录维护共享数据的缓存一致性,采用有限位标签结构,提高了从目录的存储效率.实验在Simics+ GEMS模拟平台上对大数据程序测试集Cloudsuite-v1.0进行评估.结果表明在以大数据应用程序为主的运行环境下,与2倍容量的稀疏目录相比,主从目录缓存结构降低了24.39％的硬件开销,降低了28.45％的缓存缺失延时,提升了3.5％的处理器IPC;与缓存内目录相比,主从目录结构虽然损失了5.14％的缓存缺失延时与1.1％的处理器IPC,但是降低了42.59％的硬件开销.     

适用于多核环境的混合Cache一致性协议

提出一种适用于多核环境的混合Cache一致性协议。该协议采用混合值传播策略,引入小容量目录D-Cache,克服传统监听一致性协议发送数据请求时盲目广播的缺点,通过数据块状态的扩展,有效避免乒乓现象的发生。仿真实验结果表明,该协议能减少测试程序的运行时间,降低多核处理器私有L1 Cache的失效率,提高系统性能。     

基于简单常见模式编码(S-FPC)的压缩Cache层次设计

本文基于简单常见模式压缩编码设计了一种新颖的片内压缩Cache层次结构。在该结构中,L1数据Cache和L2Cache都以压缩格式保存数据,但具有不同的布局。其中,L1数据Cache的布局能触发部分Cache行预取,同时又能避免普通预取技术可能导致的Cache污染增加以及带宽浪费的现象,而且没有预取缓冲开销。实验结果表明,与传统Cache结构相比,本文的设计方案可以显著增加L1数据Cache和L2Cache的有效容量,并且不会增加L1数据Cache的访存延迟,对L1数据Cache平均能增加33％的有效容量,减少L1数据Cachhe失效率达21％,程序执行速度提高了13％。     

DOOC:一种能够有效消除抖动的软硬件合作管理Cache

作为弥补处理器和主存之间速度巨大差异的桥梁,Cache已经成为现代处理器中不可或缺的一部分.经研究发现.传统Cache单独使用硬件进行管理,使用固定的Cache策略和一致性协议难以适应程序中数据访存模式的多样性,容易造成Cache抖动,以致影响性能,提出了一种新的软硬件合作管理Cache--面向数据对象Cache(data-obiect oriented cache,DOOC).DOOC动态地为程序中的数据对象分配Cache段,并且动态变化段容量、段内相联度、块大小和一致性协议,从而适应数据访存模式的多样性,还介绍了DOOC软件管理的编译方法以及面向数据对象的预取机制.分别使用CACTI和基于LEON3处理器的实验平台对DOOC的硬件开销进行评估.验证了DOOC的硬件可实现性,还使用软件模拟的方式分别测试了DOOC在单核和多核处理器平台上的性能.在单核处理器上对15个基准测试程序的评测结果表明.与传统Cache相比,DOOC失效率平均降低44.98%(最大降低93.02%),平均加速比为1.20(最大为2.36).同时.通过在4核处理器平台上运行NPB的OpenMP版本测试程序,失效率平均降低49.69%(最大降低73.99%).     

标记目录法——实现数据一致性和原子操作的一种新方法

本文对共享存储的数据一致性和锁单元的问题提出了一种新方法——标记目录法，并介绍在某多机系统中已经实现了的具体方案；还对各种目录法作了性能比较，结果表明标记目录法开销少、速度快，而且也适用于虚拟共享存储的ＭＰＰ系统。