基于FPGA的IRIG-B(DC)码解码

IRIG-B(DC)时间码(简称B码)是国际通用时间格式码,广泛应用于各种系统的时间同步。本文给出了基于FPGA的IRIG-B(DC)标准时间码解码设计。详细介绍了IRIG-B码及其解码原理,以及采用FPGA实现解码的方法。     

基于FPGA的IRIG—B（DC）码解码

在分析了IRIG-B（DC）码码型特点的基础上,提出了一种IRIG-B（DC）时间码解码的设计方法。该方法由少量外围电路与一片现场可编程门阵列（FPGA）芯片组成,来实现对IRIG-B（DC）码的解码、1PPS信号输出、实时时间显示以及串行异步通信。与传统的方法相比,该设计方案具有体积小、成本低、工作稳定等优点,完全能够替代传统的B码机箱的功能。     

基于FPGA的IRIG-B(DC)码产生电路设计

提出了一种IRIG-B(DC)码产生电路的设计方法.采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件.为了设置和观察,使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息.仿真和试验结果表明,该设计可以产生标准的IRIG-B(DC)码时间脉冲序列.     

基于FPGA的IRIG-B（DC）时码解码设计

IRIG—B（DC）码为普遍应用于航天测控领域的一种标准时间码,测控系统内的设备单元需要从IRIG—B（DC）码中解调出时间信息,传统的IRIG—B（DC）解码单元大多采用单片机来实现,结构复杂,易受干扰,文中提出了一种基于FPGA技术的IRIG-B（DC）解码设计方案及详细的设计方法,用MAX＋plusⅡ仿真软件对该解码设计进行仿真,并应用工程实例验证该设计的正确性。仿真及工程应用结果表明该设计能准确地从IRIG—B（DC）码中提取时间信息,该设计具有器件少、结构简单、设计灵活、解码精度高、可靠性高等特点。     

基于FPGA的IRIG-B DC码解码器的设计

IRIG-B码是标准时间码格式之一,广泛的应用于靶场时间信息的传递和各系统的时间同步。文章介绍使用现场可编程门阵列(FPGA)来实现对IRIG-B DC码的解码,解算出CD码格式的天、时、分、秒信息。与传统的方法相比,具有精度高、体积小、功耗低、工作稳定的优点。     

IRIG-B时间码在同步相量测量装置（PMU）中的应用

IRIG-B时间码以其优越的性能成为时间统一系统的首选码型,被广泛应用于时间信息传输系统中。针对电力系统中同步相量测量装置（PMU）对同步时钟的需求,讨论了IRIG-B时间码在PMU的时钟同步中的应用。电力系统要求PMU的时钟同步误差不大于1μs,本文利用IRIG-B时间码数据全面、对时精度高、不需要人工预置等优点,设计了面向PMU的时钟同步系统,同时给出了其主、从时钟的设计框架,以及利用FPGA进行IRIG-B（DC）码编码、解码的方法。经验证,IRIG-B应用于PMU中可以提高其测量精度。     

基于FPGA的IRIG-B码调制解调实现

旨在设计一种基于FPGA的IRIG-B码的时间系统。该系统采用FPGA作为主控器,利用精准时间信息触发IRIG-B模块,完成IRIG-B码(DC码)的调制。在DC码的基础上,使用容错设计,解调出时间信息。使用VHDL语言进行全数字设计,所有功能都由硬逻辑实现,保证了B码信号沿的准确。软件仿真和示波器以及实际运行表明:系统设计达到了预期目标,定时精确可靠。     

IRIG-B码对时方式在继电保护装置中的应用

随着变电站自动化技术的发展,对变电站内时间的精确和统一提出了更高的要求.本文提出了一种采用IRIG-B时间码来对时的方案.在这种对时方案中,每个变电站只安装一个GPS接收装置,利用RS422/485总线传输IRIG-B码,保护装置对IRIG-B码解码器后,来设置自己的时间.本文还详细介绍了IRIG-B码的概念和原理以及用CPLD实现IRIG-B码解码器的设计思想和实现方法.IRIG-B码对时方式简化了回路设计,并且能够可靠地提供精确的时间信息,必将在电力系统中得到广泛的应用.     

基于FPGA的IRIG-B(AC)时间码解码器的设计

为了解决IRIG-B(AC)码解码精度低的问题,提高解调系统的稳定性,提出了一种利用高性能FPGA实现解调IRIG-B(AC)码的解码器。通过调用FPGA的IP核生成乘法器与FIR低通滤波器,将B(AC)码中的交流分量滤除掉,然后根据其幅值进行解调。该解码器能够快速准确地解调出IRIG-B(AC)码的时间信息,并输出与此时间信息对应的秒脉冲,通过输出端口将解调出的时间信息传输到上位机显示。通过大量试验证明该解码器准确度高、稳定性强,能够满足各种应用场所对IRIG-B(AC)码授时的要求。     

基于FPGA的IRIG-B编码器实现

旨在设计一款基于FPGA的IRIG-B时间系统,该系统采用FPGA作为控制器,GPS引擎M12T作为标准时钟源,利用M12T输出的100 pps信号触发IRIG-B编码模块,完成DC码编码.在DC码的基础上,通过正弦查找表实现了IRIG-B交流码的数字调制,同时设计调制输出电路.采用VHDL语言进行全数字设计,所有功能都由硬逻辑实现,保证了B码信号边沿的准确;带预进位功能的计时链,保证了B码绝对时间精准.软件仿真和示波器观测以及现场运行表明,系统设计达到了预期目标,定时精确可靠.     

基于FPGA的IRIG-B标准DC code编码器VHDL设计

为了实现靶场时统终端输出IRIG-B标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过Quaaus Ⅱ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合IRIG-B标准的DC code信号.经过实践验证,该电路具有实现方法简单、电路稳定性好、精度高的特点,实测同步精度小于1μs.     

基于FPGA的便携式手持设备串行接口设计

便携式手持设备与主控电台设备之间采用串口进行通信。传统的通用异步收发器(UART)接口芯片引脚多、体积大、与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片(FPGA),利用VHDL编程,设计异步接收单元、异步发送单元、双口RAM等模块,实现便携式手持设备的串行通信,且减少电路面积和功耗。     

基于FPGA的IRIG—B（DC）码解码

IRIG—B（DC）时间码（简称B码）是国际通用时间格式码．广泛应用于各种系统的时间同步。本文给出了基于FPGA的IRIG（DC）标准时间码解码设计。详细介了IRIG—B码及其解码原理，以及采用FPGA实现解码的方法。     

基于MSP430+FPGA的IRIG-B码时统设计

MSP430系列单片机是集成度高、超低功耗的16位单片机.Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA.IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步.详细介绍了IRIG-B码解码电路和调制电路的硬件设计.MSP430的软件采用C语言编写,使程序有很强的可移植性.     

IRIG-B码在时间同步系统中的应用

当前,越来越多的系统是由分布在不同位置的多个分系统组成的,实现各个分系统之间的时间同步成为一个重要的研究课题。为了实现两站的时间同步,采用了时间双向对比法,在时间双向对比法中,要实现两站的时间同步,两站之间必须进行信息的传递,采用IRIG-B码作为时间双向对比法中的时间传递码元,利用FPGA实现了IRIG-B码的编码与解码,可以发现利用FPGA实现的IRIG-B码比传统的利用单片机实现IRIG-B码具有更多的优点：占用的FPGA资源少,语言结构简单易用实现,并且得到的IRIG-B码精度高。     

测控系统中B码同步技术的FPGA实现

为了对测控系统进行精密测量和控制,须为其各子系统提供一个统一的精确的时间标准。IRIG-B码是国际靶场试验通用的同步时间码。提出了一种基于FPGA实现IRIG-B码的同步解码方案,并在某测控系统的应用中成功实现时间同步,精度达到μs级,可满足现阶段国内多数测控系统对时间精度的要求。     

基于北斗授时信息的B码转换设计

高精度时频设备要求输出精准的时间信息,B码是时频设备中一种被广泛采用的时间码。论文以FPGA为核心,设计了一种基于北斗授时信息的B码电路转换方法,授时信息来自中国自主的北斗卫星导航系统,保障了中国用户的信息安全,并采用FPGA技术来完成B码编码,保证了系统在时序上的可靠性。     

岸船卫星双向对时应用系统IRIG-B码设计

介绍了现行标准时间码IRIG-B码的编码方式,为满足岸船对时应用系统设计要求,提高岸船时间比对精度,对现行标准时间码IRIG-B码信息格式约定进行了重新设计,使新的IRIG-B码不仅携带时间信息,同时携带测量误差信息、位置信息、控制信息,并在信息位中加入检验位。考虑卫星信道的误码特性,利用空余码位进行纠错编码。仿真结果表明,在不增加卫星传输带宽的前提下,BCH编码可提高传输可靠性。     

基于FPGA的IRIG-B码解码器设计

针对基于单片机的IRIG-B码解码器解码精度低、工作稳定性差等问题,提出了一种基于FPGA的IRIG-B码解码器设计。在实现过程中着重分析了输入IRIG-B码信号的毛刺问题,并采用三级D触发器后接或门的方法,彻底消除毛刺对本系统稳定性的影响。通过仿真验证了本系统具有解码精度高、工作稳定性强、易于实现等优点。     

基于FPGA的IRTG-B码编解码器的设计与实现

为提高整个系统时间的同步精度,以便为测量设备提供可靠的时间信息和标准频率信号,给出了一种基于FPGA的IRIG-B编解码器的设计与实现方法。新系统基于模块化设计,其中编码部分完成标准时间信息及相应的BCD码的产生,并在标准时间BCD码中加入帧开始标志位、位置识别标志和索引标志识别,从而将BCD格式的时间信息变成IRIG-B格式码,同时数据并串处理可通过FPGA的一个I/O端口发送串行数据。解码部分则完成串行IRIG-B格式码的接收并判断帧开始标志位和位置识别标志,再解出相应原始时间信息并存储到双端口的RAM中,最后以并行方式输出。