共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
根据连续时间滤波器设计理论,提出了一种基于开关电流双线性积分器和IFLF结构的取样数据小波滤波器设计方法。利用麦克劳林级数逼近小波频域函数,采用开关电流双线性积分器作为基本单元设计出传递函数为频域逼近函数的IFLF结构小波滤波器。通过调节滤波器时钟频率获得任意尺度小波函数实现连续小波变换。实验结果表明了该方法设计小波滤波器具有电路结构简单,小波函数尺度易于调节,通带灵敏度低的特点。 相似文献
3.
双运算核提升小波变换的FPGA硬件实现 总被引:1,自引:0,他引:1
应用提升方法实现了双正交小波变换.给出了应用因式分解法,将传统小波滤波器分解为基本提升步骤的推导.采用双运算核在FPGA硬件平台上实现小波变换模块.采用单一时钟,在不增加系统设计复杂性和功耗的情况下,使得系统达到实时处理的要求.系统通过仿真验证,工作稳定可靠. 相似文献
4.
张江洪 《微电子学与计算机》2010,27(9)
提出了采用开关电流电路技术实现连续高斯小波变换的方法.建立了逼近高斯母小波的优化参数模型,用非线性最小二乘法求解模型参数最优解.设计了以开关电流积分器为积木块的小波变换电路,该电路由冲激响应为母小波逼近函数及其伸缩函数的滤波器组构成.此方法对于小波变换的模拟VLSI实现具有一定的理论价值与实际意义,仿真结果表明该方法的可行性. 相似文献
5.
本文提出了一种针对整数二维5/3小波提升算法的并行计算设计方案,其整体结构具有行变换与列变换之间并行计算、数据分组输入、不同行变换(列变换)之间并行计算的特点.文中重点介绍了该小波提升算法的取整处理模式、算法改进和硬件设计实现等方面.本文结构平均每周期输出2个变换结果,完成对N × N大小图像的处理需花费大约N2/2个时钟周期,同时在FPGA中实现最高同步时钟频率394.415M Hz 相似文献
6.
7.
为了减少基于提升的二维离散小波变换(DWT)VLSI结构设计中的片内存储需求,采用了一种新颖的调度方法,通过读取少量数据进行行滤波操作,并实现和列滤波的并行处理,有效地减少了片内存储容量.此外,行滤波和列滤波变换内部结构采用流水线设计方法,加快了运算速度,提高了硬件资源利用率,减小了电路的规模,并且这种基于提升的9/7离散小波变换二维结构很方便兼容5/3滤波器.经过Verilog HDL仿真验证,结果表明,在50MHz系统时钟下,采用9/7滤波器经3级分解,每秒钟可处理21帧大小为1280×1024×8bit的灰白图像. 相似文献
8.
一种新的3-D小波变换图像编码方法 总被引:2,自引:0,他引:2
基于图像序列三维小波变换的视频编码技术是一种很有潜力的编码方法.本文针对目前实际中采用的三维小波变换只是一种准三维变换,不能提供对变换结果的统一描述等不足,推导了信号真正的三维小波变换的有关理论及其实现方法.在此基础上,我们将这种三维小波变换方法用于视频图像的编码,模拟结果表明这种编码结构具有良好性能,值得进一步的深入研究. 相似文献
9.
本文采用小波包变换方法对电磁散射数据进行了分析,表明小波包变换的自适应多分辨分析性质非常适合电磁波的多尺度特征分析。特别地,在计算速度和分析效果等方面都优于H.Kim,J.Ling所采用的连续小波变换技术,从而丰富的发展和电磁波的时频分析手段,同时也为小波技术在瞬变电磁场的进一步应用提供了新途径。 相似文献
10.
模拟数字电路故障诊断新方法 总被引:1,自引:0,他引:1
利用小波变换与神经网络相结合的方法,采用能量分布特征提取方法和改进BP算法,给出了一种基于小波变换和BP神经网络相结合的模拟电路故障诊断方法.用正弦信号仿真模拟电路,应用小波变换对模拟电路的采样信号进行多尺度分解,再进行能量分布特征提取,然后利用神经网络对各种状态下的特征向量进行分类识别,实现模拟电路故障诊断.在用神经网络诊断模拟电路的基础上,进行了将神经网络用于数字电路单故障诊断的研究.对两者的实例电路仿真结果表明,神经网络可以有效、方便地实现电路的故障检测和定位,准确率高,为故障诊断的研究提供了一种新思路. 相似文献
11.
12.
13.
研究了二维5/3提升结构离散小波变换的算法特点和电路架构。为了有效降低存储消耗并提高电路速率,提出一种流水线优化的四核并行处理架构,即由两个行处理核并行读入奇数行和偶数行数据,进行水平方向的一维离散小波变换,中间生成的高频系数和低频系数无需缓存,直接并行输入两个列处理核,进行垂直方向的一维离散小波变换。每个处理核都经过流水线优化,减少了关键路径。使用Xilinx的Sparten6-xc6slx150tFPGA实现。该架构时钟频率可达261MHz,转换N×N大小的图像仅需2 N的存储空间。 相似文献
14.
15.
16.
17.
二维离散小波变换的FPGA实现 总被引:1,自引:0,他引:1
提出了一种二维离散小波变换的FPGA实现方法.并对设计结果进行了功能和时序仿真。本设计方案不仅可以满足实时性的要求,而且采用模块化设计,可以实现多级小波变换。 相似文献
18.
19.
适用于10/100Base-T以太网的低抖动频率综合器 总被引:1,自引:0,他引:1
计了一种用于10/100BaseT以太网收发器的频率综合器电路.该电路自适应工作在10和100Mbps两种模式下,并能自由切换.电路采用cascode电流源、差分对称负载延迟单元等优化结构,使时钟输出具有良好特性,且能兼具DLL功能,同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟的需要,避免额外的功耗和面积.在一定测试环境下,晶振的cycle-cycle抖动σ约为25ps,输出时钟分频后的25MHz测试时钟信号的σ仅为22ps.测试结果表明,时钟发生电路具有良好的工艺稳定性和较强的抑制噪声能力,满足发送和接收电路对于时钟性能的要求.芯片采用SMIC 0.35μm的标准CMOS工艺,电源电压为3.3V. 相似文献
20.
在目前国外提出的几种用于实现连续小波变换的电路中,我们抽取了电路中几种关键的模拟器件进行分析,并且讨论了器件与对数域电路之间的关系。我们的目的是为了讨论用对数域电路实现连续小波变换的可行性。我们在最后的结论中提出了一个构想:构造少数几个对数域电路基元,再利用电路基元来简化用于连续小波变换实现的模拟电路设计。 相似文献