一种新的CMOS组合电路最大功耗快速模拟方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击,降低芯片的可靠性及性能,因此有效地对电路最大功耗做出精确的估计非常重要。由于在实际电路中存在的时间延迟,而考虑延时的电路功耗模型计算量较大,因此用模拟方法求取电路最大功耗非常耗时。为了在尽可能短的时间内对VLSI电路的最大功耗做出较为可信的估计,首次提出了二阶段模拟加速方法。对ISCAS85电路集的实验结果表明,这种估计方法具有最大功耗估计值准确和加速明显的优点。     

用于CMOS电路平均功耗快速模拟的输入向量对序列压缩方法：理论与实践

过大的平均功耗使芯片产生较多的热量,降低芯片的可靠性及性能,严重时会损坏芯片,因此有效地对电路平均功耗做出精确的估计非常重要。由于实际电路存在时间延迟,而考虑延时的电路功耗模型计算量较大,用模拟方法求取电路平均功耗非常耗时。为了在较短的时间内对VLSI电路的平均功耗做出较为可信的估计,该文提出了一套电路功耗分析理论,并由此给出了一种用于CMOS电路平均功耗快速模拟的输入向量对序列压缩方法,ISCAS85及ISCAS89电路集的实验结果表明这种估计方法具有平均功耗估计值准确和加速明显的优点。     

系统级芯片动态温度响应快速估计方法研究

针对高性能集成芯片的热管理,提出了一种动态温度的快速估计方法。该估计方法利用等价热阻网络建立芯片热电模型,在实时电路中把芯片由于外部激励和自生耗能引起的温度变化反馈到估计过程中,并采用数字滤波原理,将连续时域响应函数转化为离散时域响应函数,通过温度-功耗迭代计算可以准确高效地估计动态电路的温度变化。通过C语言程序实现了该温度估计算法,并通过实验验证了该方法能够有效地提高实时温度响应估计的准确度和实时性,适用于系统级芯片动态温度管理。     

基于遗传算法的最大开启电流估计

集成电路设计进入深亚微米阶段后，静态功耗成为低功耗设计中的一个瓶颈．电源门控法可以同时有效地降低动态功耗和静态功耗，是一项具有广阔应用前景的技术．电源门控电路的最大电流是由最大开启电流和最大的正常运行电流决定，它是电路设计的一个十分重要的参数，如何对它进行快速准确的估计已经成为一个新的问题．另外，冒险功耗是电路整体功耗中非常重要的组成部分，该文通过研究发现，在电路开启阶段同样存在冒险，同时消耗了大量的能量．文章考虑了组合电路的冒险现象，提出了一种基于遗传算法的最大开启电流的估计方法，对ISCAS85电路的实验结果表明，电源门控电路的开启最大功耗可能比正常情况下的最大功耗还要大．该文的方法具有较小的复杂性，可以仅用随机模拟的2．77％的时间，获得12．90％的最大开启电流值增量。     

CMOS电路最大功耗宏模型

参照已有的平均功耗宏模型研究成果,将电路最大功耗假设为输入向量对序列长度与跳变率的函数,并采用神经元网络拟合出该函数．ISCAS85电路集的实验结果表明,最大功耗宏模型的计算结果与门级电路最大功耗的实际模拟结果之间的误差可以控制在10％以内．     

嵌入式加密芯片功耗分析攻击与防御研究进展

功耗分析攻击成为嵌入式加密芯片的最大威胁,它破解密码芯片密钥比穷举法要快得多,是一种新的密钥攻击方法.对功耗分析攻击与防御成为近年来研究的热点问题,功耗分析模型是研究功耗攻击与防御的基础,在对功耗攻击模型研究进展进行评述后,分别对功耗分析攻击与防御进行综述,功耗攻击从简单功耗分析攻击、差分功耗分析攻击和高阶差分功耗分析攻击进行比较,防御从算法级和电路级进行对比,并对文献进行了分类整理.通过对国内外研究进展的总结和对比,为特定领域的嵌入式加密芯片提供抗功耗分析攻击解决方案,最后对进一步研究的问题进行了展望.     

逻辑电路动态老化试验的输入矢量选择方法

针对逻辑电路动态老化试验的输入矢量优化问题,提出一种用于实现被测芯片的自加热能力的输入矢量优化选择方法.该方法采用转换故障模型,利用ATPG手段生成备选的输入矢量集合;为提高功耗权重计算的精确性,对不同类型的门电路在不同输入组合情况下的功耗权重进行了分析;根据逻辑仿真结果,引入功耗权重指标来描述在不同矢量组合输入条件下被测电路的功耗;以哈密尔顿回路为模型,采用遗传算法在功耗权重的引导下进行优化输入矢量序列的选取.在ISCAS’85基准电路上的实验数据表明,文中方法选取的输入矢量序列可在保持较高电路功耗的同时有效地减少电路中无跳变节点的数量,起到了功耗均匀化的效果.     

基于功耗敏感性的降低嵌入式电路功耗方法

研究降低嵌入式系统的功耗问题。由于频繁进行电容充放电,以及晶体管瞬间导通所产生的动态和静态消耗过大,传统的嵌入式硬件系统中,大规模CMOS电路在工作状态切换存在电路的功耗过高的缺点。为解决上述问题,提出通过对动态功耗和静态功耗的产生及功耗模型进行研究,采用功耗敏感性分析的嵌入式降低功耗方法,通过分析电路的功耗敏感度,设计出功率消耗较低的电路,克服传统方法的弊端。实验表明,改进方法能够大幅降低嵌入式CMOS电路的消耗功率,取得了很好的效果,为设计提供了依据。     

基于时钟树功耗预提取的SoC功耗估计方法

精确评估系统芯片（System-on-a-Chip）在各种不同工作状态下的功耗需要仿真不同的向量集。评估过程中很大一部分计算花费在时钟树功耗上。通过对芯片功能的分析，可以将时钟树功耗单独提取并加以计算，然后只需要每次计算出芯片其它部分在各种工作状态下的功耗，即可得到系统的总功耗。在“中科SoC”没计中的实践可以看出，该方法同传统方法相比可以节省10％以上的计算时间和大约13％的磁盘存储空间，而功耗估计偏差不到0．1％。     

组合电路功耗敏感性统计分析

功耗已经成为集成电路设计的一个十分重要的问题．对于一个给定的电路,其功耗是与输入密切相关的,即对于不同的输入向量集,同一电路可能会有不同的功耗．功耗敏感性定义了由于原始输入的改变而引起的功耗变化特性．文中给出了基于信号置1概率和跳变率传输特性的功耗敏感性分析方法,并详细阐述了它在无时延动态功耗估计和静态功耗估计中的应用．实验结果表明,它在保证了较好精度的条件下,大大降低了估计时间;另外,这一方法还可以应用于时延动态功耗估计、在特定向量集上的动态及静态功耗估计,并且在一定程度上为低功耗设计提供参考．     

多核处理器的功耗估算模型

精确的功耗估算能够为操作系统调度、软/硬件能效优化提供有效的指导.以往的研究表明:通过监测处理器内部相关硬件事件(如提交的指令数、Cache访问次数等),可以对功耗进行估算.但是,已有的相关功耗模型的精度并不理想,误差通常在5%以上.通过分析处理器提供的硬件事件,并在众多事件中筛选出一组与程序运行功耗密切相关的事件,使用逐步多元线性回归分析,建立了一个与应用无关的实时功耗估算模型,该模型可以直接移植到支持SMT的平台上.通过PARSEC和SPLASH2两个基准测试程序集进行了验证,估算误差分别为3.01%和1.99%.针对建模耗时长的问题,提出了基于两阶聚类的优化改进方法.所提出的估算模型能为构建具有动态平衡功耗和平滑峰值功耗的智能功耗感知系统提供借鉴.     

SCANGIN:一种降低扫描测试中动态功耗的方法

通过调整扫描链上扫描单元顺序与逻辑门插入相结合,以减少扫描移入阶段扫描链上不必要的状态跳变,从而达到降低测试中电路动态功耗的目的．在ISCAS’89基准电路上进行的实验表明,该方法最多能将扫描移入阶段峰值功耗降低94．5％,平均功耗降低93．8％,而面积开销可以忽略不计．     

Power estimation technique for DSP architectures

The main goal of power estimation is to optimize the power consumption of a electronic design. Power is a strongly pattern dependent function. Input statistics greatly influence on average power. We solve the pattern dependence problem for intellectual property (IP) designs. In this paper, we present a power macro-modeling technique for digital signal processing (DSP) architectures in terms of the statistical knowledge of their primary inputs. During the power estimation procedure, the sequence of an input stream is generated by a genetic algorithm using input metrics. Then, a Monte Carlo zero delay simulation is performed and a power dissipation macro-model function is built from power dissipation results. From then on, this macro-model function can be used to estimate power dissipation of the system just by using the statistics of the macro-block's primary inputs. In experiments with the DSP system, the average error is 26%.     

单芯片多处理器结构功耗评估方法研究

单芯片多处理器（CMP）结构已成为提高微处理器性能的重要途径,但国内外针对此结构的功耗评估与优化研究还较少见到,已有的研究多集中在软件级和编译级,目前还没有适用于该结构的功耗评估软件模拟器.为单芯片多处理器结构建立准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构达到减少整体功耗的目的;同时,此功耗评估模型也可作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持.     

同时多线程微处理器结构的性能功耗研究

为同时多线程微处理器结构建立的准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构的方法,达到减少整体功耗的目的;同时,此功耗评估模型也可以作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。     

基于TSP的低功耗低费用测试方法

扫描链阻塞技术可以有效地降低电路测试时的峰值和平均功耗,但是扫描测试应用时间有所增加。为了解决这一问题,通过有效利用测试向量之间的相容性,提出一种基于TSP问题的降低测试应用时间的方法。实验结果表明,该方法能够较大幅度地降低测试应用时间。     

Robust estimation of voltage parameters via a sliding mode observer

Grid voltage parameters are essential for the real-time control and protection in power systems. Current approaches mainly focus on the phase-locked loop methods, but which are slow and sensitive to voltage variations and disturbances. In this paper, the estimation of grid voltage parameters is recast as an observer design problem. A second-order sliding mode observer (SMO) is designed to estimate the grid voltage parameters based on the exosystem model. Moreover, the asymptotic stability of the closed-loop SMO is proved. Simulation and experimental results are presented to illustrate the effectiveness of the proposed approach, which achieves fast response and accurate estimation