共查询到20条相似文献,搜索用时 93 毫秒
1.
针对无线式电厂高压开关柜触头温度监测中无线采集模块供电不稳和系统组网问题,提出了一种无线采集模块采用高方式间歇工作的方法,降低了功耗,解决了无线发送冲突的问题。给出了系统框图,阐述了工作原理,介绍了低频唤醒方式的具体实现方法。 相似文献
2.
为了有效降低RFID有源电子标签应用过程中的功率损耗,提升使用寿命,设计了一种基于低频唤醒的RFID有源电子标签。将低频唤醒技术作为电子标签系统硬件的主要元素,采用LC并联谐振电路设计理念,通过低频唤醒接收、高频收发、电源、控制、其余外设5个板块组建有源电子标签硬件结构。计算电路的谐振频率与品质因子,运用AS3933低频唤醒芯片监听固定区域频率生成的唤醒信号;使用C语言和星型拓扑下的工作流模型搭建RFID有源电子标签软件部分,为避免电子标签碰撞利用哈希算法确定各电子标签对应某唯一值,给标签配发输送时隙,利用得到的时隙和阅读器实现通信,完成低功耗有源电子标签设计目标。仿真结果证明,所提方法低频唤醒距离长且唤醒稳定性高,休眠功耗较低,有效延长了有源电子标签使用年限,拥有极强实用性。 相似文献
3.
LF低频唤醒技术在TPMS中的应用 总被引:3,自引:0,他引:3
江锐 《计算机与数字工程》2007,35(3):155-157
介绍低频唤醒技术的原理,并讨论了将其应用到TPMS系统中解决其轮胎内发射模块工作状况的功耗问题,和结合使用Atmel公司的ATA5283芯片实现将处于待机状态下的微控制器MCU唤醒的具体方案。 相似文献
4.
5.
设计了一种基于低频(LF)唤醒技术和极限学习机(ELM)分类算法的无线定位系统.实现了低频唤醒、射频应答的电路结构和通信回路,实现了有源应答器的超低待机监听.通过比较各类型的多种射频定位算法,选用基于ELM分类的定位算法,对低频唤醒接收信号强度指示(RSSI)数据进行分类并实现定位,有效降低了定位算法在线阶段的计算量,在单片机系统中实现了实时定位计算.测试结果表明:定位系统在有效范围内定位精度可达15 cm,定位正确率可达95%以上,在定位精度和稳定性方面明显优于超高频(UHF)频段射频定位系统. 相似文献
6.
在内置模拟前端的单片机PIC16F639的基础上设计出一种可低频唤醒的TPMS发射机,它通过低频信号获取操作指令信息,再通过高频信号将测量数据发射出去。实现了TPMS发射机与驾驶员的双向通信,提出了具体的硬件与软件设计方案。 相似文献
7.
8.
9.
为了实现在低功耗前提下将有效数据以无线方式进行传输,设计了一种基于超低功耗MSP430微控制器和无线收发模块CC1101的无线传输系统,该系统利用MSP430灵活的定时器和CC1101特有的电磁波唤醒(Wake On Radio,WOR)功能,最终实现了单片机在超低功耗前提下将数据在电脑上显示出来。其中,WOR实现的难点是对CC1101寄存器的配置,以及其从深度睡眠模式唤醒时间和开始接收数据模式的时间的计算。 相似文献
10.
针对WSNs节点功耗较高,电池供电寿命短等缺点,提出了考虑多项参数的倍压整流电路分析模型,并利用该模型设计了具有限幅功能的低功耗唤醒电路。该模型的稳态响应不但与仿真结果相吻合,而且在实际输入信号频率为915MHz,功率为10dBm时,能正确解调出发射端设定的序列,距离较近时,限制幅值在2.3V左右,并且该模块具有长达22m唤醒距离,大大降低了节点功耗,产生直接的经济效益。 相似文献
11.
Ji GuAuthor Vitae Hui Guo Author VitaePatrick LiAuthor Vitae 《Microprocessors and Microsystems》2011,35(4):382-391
On-chip instruction cache is a potential power hungry component in embedded systems due to its large chip area and high access-frequency. Aiming at reducing power consumption of the on-chip cache, we propose a Reduced One-Bit Tag Instruction Cache (ROBTIC), where the cache size is judiciously reduced and the cache tag field only contains the least significant bit of the full-tag. We develop a cache operational control scheme for ROBTIC so that with the one-bit cache tag, the program locality can still be efficiently exploited. For applications where most of the memory accesses are localized, our cache can achieve similar performance as a traditional full-tag cache; however, the power consumption of the cache can be significantly reduced due to the much smaller cache size, narrower tag array (just one bit), and tinier tag comparison circuit being used. Experiments on a set of benchmarks implemented in CMOS 180 nm process technology demonstrate that our proposed design can reduce up to 27.3% dynamic power consumption and 30.9% area of the traditional cache when the cache size is fixed at 32 instructions, which outperforms the existing partial-tag based cache design. With the cache size customization, a further 47.8% power saving can be achieved. Our experimental results also show that when implemented in the deep sub-micron technologies where the leakage power is not ignorable, our design is still efficient - a coherent power saving trend (about 22%) has been observed for technologies from 130 nm down to 65 nm. 相似文献
12.
Processors in embedded systems mostly employ cache architectures in order to alleviate the access latency gap between processors and memory systems. Caches in embedded systems usually occupy a major fraction of the implemented chip area. The power dissipation of cache system thus constitutes a significant fraction of the power dissipated by the entire processor in embedded systems. In this paper, we propose the compressed tag architecture to reduce the power dissipation of the tag store in cache systems. We introduce a new tag-matching mechanism by using a locality buffer and a tag compression technique. The main power reduction feature of our proposal is the use of small tag space matching instead of full tag matching, with modest additional hardware costs. The simulation results show that the proposed model provides a power and energy-delay product reduction of up to 27.8% and 26.5%, respectively, while still providing a comparable level of system performance to regular cache systems. 相似文献
13.
14.
15.
16.
针对现有无线射频识别低成本无源标签在其生命周期中所有权不断转移的安全性问题,设计了一种新的基于循转函数的RFID标签所有权转移协议。在随机预言机模型下,定义标签所有权转移攻击模型、安全模型,利用攻击游戏证明协议的安全性。协议设计了完整三方认证过程,利用循转函数算法、交叉位运算以及二次剩余算法等加密通信数据并实现轻量级标准,而后新所有者和标签之间秘密信息的二次同步更新机制,保证了协议的前、后向隐私安全。最后给出多协议之间的标签计算量、通信量、存储量成本对比,表明协议满足安全、低成本特性。 相似文献
17.
18.
Zhichun Zhu Xiaodong Zhang 《Micro, IEEE》2002,22(2):58-71
An access-mode prediction technique based on cache hit and miss speculation for cache design-achieves minimal energy consumption. Using this method, cache accesses can be adaptively switched between the way-prediction and the phased accessing modes. 相似文献
19.
TD-SCDMA终端直接变频收发信机的设计 总被引:1,自引:0,他引:1
介绍了直接变频收发信机的系统结构,给出了基于Maxim套片的TD-SCDMA终端直接变频收发信机设计方案,分析了影响直接变频接收机(DCR)性能的关键因素,并针对实现DCR的技术难点提出了具体的解决办法和改善措施,最后介绍了采用MAX2392实现的TD-SCDMA终端DCR的研制实例及其测试结果。 相似文献