高速雷达数据采集系统的FPGA设计

高速雷达数据采集系统的设计方法。该系统由FPGA芯片完成各芯片之间的逻辑控制,具有设计灵活、结构简单、实时性高、可靠性高等优点。     

基于嵌入式的多通道高速数据采集系统

给出了一种多通道高速数据采集系统的设计方法,与传统的采用ISA总线的采集卡相比,具有速度快、精度高和实时性好的特点。本设计采用了比较常用的FPGA、高速AD9051、高速FIFO等实现了高速采集系统,用DMA控制技术将采集到的数据直接存储到高速FIFO中,再由单片机将数据读出,并通过USB端口传到上位机中,最后用LabVIEW软件开发的界面进行数据的显示和分析。实验表明该采集系统有通信速度快,可靠,增益可调,可连续采样等特点,更加适合应用于测试系统。     

2Gsps高速数据采集系统的设计与实现

介绍了2Gsps采样率高速数据采集系统的构成及设计要点,通过采用ADC+FPGA的设计方法简化了系统硬件构成,实现了系统实时采集存储。该系统已应用于辐射探测脉冲信号测试中,获得了良好实验结果。     

基于FPGA的高速多通道数据采集系统的设计

为了解决电力机车可控硅存在的动态击穿问题,提出设计可控硅整流装置实时监测系统,实时发现可控硅的技术状态的解决方案,并且针对监测系统的数据采集部分提出以FPGA作为多通道数据采集控制核心的设计方案,进行了具体设计,该系统有数据采集模块、数据存储器读写模块和数据通讯模块三大功能模块组成,与传统的以单片机为控制核心的多通道数据采集系统相比,该系统具有性能稳定可靠、实时性强、体积小、功耗低等优点。     

基于FPGA的高速数据采集系统设计与实现

设计一种基于现场可编程门阵列(FPGA)的高速数据采集系统,将AT84AD001B高速A/D转换器与Stratix II系列的FPGA作为数据采集和处理主体,并在紧凑型外部设备互连系统平台上进行性能指标测试。结果表明,该系统可实现采样率为1 GS/s的双通道和采样率为2 GS/s的单通道交替并行数据采集性能,以及带宽达到200 MHz、放大倍数达到5倍的前端模拟信号调理性能,具有模块化、坚固性、可靠性和可扩展性等特点。     

1GSPS高速数据采集系统的设计与实现

交替采样技术是一种理想的提高采样率的方法，但所伴随的高速输出数据对存储也带来了一定的困难。本文介绍了一种基于交替采样技术的高速数据采集系统，该系统采用了两片采样率为500Msps的A／D转换器，实现了1Gsps的采样率，并利用FPGA对A／D转换器的输出数据进行转换和缓存。本文着重介绍了该数据采集系统的数据转换和数据存储，并给出了仿真波形。     

一种低成本的高速数据采集系统的设计

本文探讨了一种高速低成本的数据采集系统的详细分析和设计过程,整个数据采集系统以微控制器为核心部件,依靠优化的软硬件设计,使系统整体具有优异的性价比。     

一种基于A/D和DSP的高速数据采集技术

雷达接收机将雷达回波信号变成中频信号,数字信号处理系统对中频信号采样和处理.本文介绍一种基于A/D和DSP的中频信号采集技术;给出数据采集系统的原理和框图,并对A/D与DSP的接口电路进行分析.用FIFO作为两者之间的接口效果很好;DSP通过CPLD对采样时序进行控制,可增强系统的灵活性.     

高速数据采集系统的设计

本文对高速数据采集系统的设计进行了讨论,介绍利用高速线性放大器、高速A／D转换芯片、ISP器件制作的DMA接口,设计以单片机为核心的高速数据采集系统的方法。     

一种实现高速异步FIFO的FPGA方法

在跨时钟域传递数据的系统中,常采用异步FIFO（First In First Out,先进先出队列）口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法,该方法针对不可能产生满信号的高频系统,通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留“空”信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。     

基于SOPC的高速数据采集系统

本文研究并实现了基于SOPC的高速数据采集系统,前端利用高速A/D将模拟信号转换成两路的数字信号交叉输出,应用乒乓操作的方式分别将每一路数字信号再交叉写入两路并行FIFO缓冲器,缓冲器中的数据经过重组后存储到RAM中,由NIOS II软核处理器对数据进行处理和显示.     

时钟参数在高速数据采集系统中的影响

本文介绍了时钟网络中抖动、相位噪声、偏移、频率稳定度等参数的概念以及它们之间的转换关系.随后,详细讨论了高速数据采集系统中抖动对数据采集系统信噪比的影响和偏移对正交采样一致性所产生的影响.最后、根据笔者在高速采集系统设计的经验给出了高频时钟网络设计上的一些建议.     

时钟参数在高速数据采集系统中的影响

本文介绍了时钟网络中抖动、相位噪声、偏移、频率稳定度等参数的概念以及它们之间的转换关系。随后,详细讨论了高速数据采集系统中抖动对数据采集系统信噪比的影响和偏移对正交采样一致性所产生的影响。最后、根据笔者在高速采集系统设计的经验给出了高频时钟网络设计上的一些建议。     

可程控遥感数据动态采集下临空高速目标探测系统设计

为实现对临空高速目标数据的跨域存储与调度,解决与目标节点探测相关的实际应用问题,设计可程控遥感数据动态采集下的临空高速目标探测系统;同时连接物理设备层、数据聚化层与应用接口层,完成可程控遥感数据动态采集下的目标探测系统应用框架搭建;利用MongoDB数据库架构与MysQL数据库表,建立必要的目标数据存储模型,实现临空高速目标数据存储模块的指向性连接;计算最大探测距离实值,根据目标探测参数的设计原理,定义与脉冲函数相关的应用表达式,实现对待探测临空高速目标信号源的分析与处理,完成可程控遥感数据动态采集下临空高速目标探测系统设计;实验结果表明,可程控遥感探测系统中已存储目标数据的跨域调度速率可达10.0×10⁷ T/s,单位时间内的最小信息存储值也接近4.2×10⁷ T,可在解决相关节点探测应用问题的同时,实现对临空高速目标数据的合理化存储与调度。     

高速数据采集处理系统的设计和实现

针对大型旋转机械,介绍了一种基于DSP、FPGA和MCU的新型的实时数据采集处理系统;采集的信号在送入数字电路处理前,需要进行电平变换和滤波,因此本文介绍了一种有效的模拟信号调理方法;     

基于FPGA软核的高速数据采集系统设计

为解决不同性能指标数据采集系统开发时间较长的问题,提出了一种将FPGA软核技术应用于高速数据采集系统设计的方法.系统以Xilinx公司的FPGA为例设计软核,使用VHDL语言对软核进行模块化设计.介绍了数据采集系统的硬件电路、USB固件程序、USB驱动程序以及LabVIEw上位机的设计.该数据采集系统结构可移植性强,有利于缩短同类型系统设计研发周期.     

基于PCI总线的高速数据采集系统的设计与实现

介绍了一种由PCI 9054和EPIC6Q240C8构成的高速数据采集系统,详细地叙述了系统设计原理与软硬件的实现方法.该系统具有结构简单、工作可靠、经济实用等特点.     

基于DSP的高速数据采集与处理系统

介绍了一种基于DSP的高速数据采集与处理系统方案,给出了方案构成的硬件系统平台设计,并详细阐述了各硬件系统平台的具体构成.对采集后的数字信号的后续处理做了简要介绍,并给出了数字下变频模块的具体实现,利用嵌入式逻辑分析仪测试了并验证了AD采样信号的正确性.该数据采集与处理系统具有一定的通用性和可扩展性,具有一定的工程应用价值.     

High speed FPGA-based data acquisition system

An application that involves high speed signal changes at input side makes it very important to have a high speed Data Acquisition without loss of any data. This paper discusses FPGA design architecture programed by VHDL firmware which involves high speed Analog to digital converter (ADC) with sampling rate of 80 mega samples per second, Direct Memory Access (DMA) programed in such a way which transfers data without loss of single data sample and high speed Dual Data Rate 3 (DDR3) SDRAM to store digitized data for further manipulations. It also describes data-rate, and speed achieved to transfer data and plot a graph of digital value which shows there is no loss of data.