基于FPGA的全数字锁相环的复频域分析与实现

模拟锁相环在高频场合存在稳定性差和抗干扰能力弱的问题,导致其应用受到限制,而全数字锁相环不存在这些问题,因此设计一种全数字锁相环用于高频场合是必要的。通过分析触发器型全数字锁相环的工作原理,建立了复频域数学模型,并以此分析了锁相环的全局稳定性和动态响应,提出了模型中各参数的约束条件。采用Xilinx ISim仿真和FPGA硬件实现的方法设计了一种全数字锁相环,结果表明该锁相环具有锁相范围宽、动态响应快和稳态误差小的特点,具有一定的应用价值。     

DPLL在高频逆变电源中的分析与设计

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率的实时控制,可实现逆变器工作频率对负载谐振频率的同步跟踪,确保逆变器开关器件工作在零电压电流软开关(ZVZCS)状态,显著减小功率器件的开关损耗和提高装置效率。在给出DPLL控制的逆变电源拓扑结构基础上,推出了适用于高频逆变电源的锁相环数学模型,在Z域中对二阶数字锁相环进行了稳定性分析和动态设计。在对锁相环Z域传递函数分析的基础上,得出二阶数字锁相环的稳定条件,并用MATLAB对其进行了仿真分析及实验验证。仿真和实验结果表明在Z域中对基于DSP的二阶数字锁相环的动态分析和设计是合理可行的,用此方法设计的电源具有良好的动态响应和抗扰性能。     

DPLL在高频逆变电源中的分析与设计

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率的实时控制，可实现逆变器工作频率对负载谐振频率的同步跟踪，确保逆变器开关器件工作在零电压电流软开关(ZVZCS)状态，显著减小功率器件的开关损耗和提高装置效率。本文在给出DPLL控制的逆变电源拓扑结构基础上，推出了适用于高频逆变电源的锁相环数学模型，在Z域中对二阶数字锁相环进行了稳定性分析和动态设计。在对锁相环Z域传递函数分析的基础上，得出二阶数字锁相环的稳定条件，并用MATLAB对其进行了仿真分析，最后进行了实验验证。仿真和实验结果表明在Z域中对基于DSP的二阶数字锁相环的动态分析和设计是合理可行的，用此方法设计的电源具有良好的动态响应和抗扰性能。     

对高频逆变电源中DPLL的分析与设计

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率进行实时控制,可实现逆变器工作频率对负载谐振频率的同步跟踪,确保逆变器开关器件工作在零电压零电流软开关(ZVZCS)状态,显著减小功率器件的开关损耗和提高装置效率。本文在给出DPLL控制的逆变电源拓扑结构的基础上,推出了适用于高频逆变电源的锁相环数学模型,在Z域中对二阶数字锁相环进行了稳定性分析和动态设计。在对锁相环Z域传递函数分析的基础上,得出二阶数字锁相环的稳定条件,并用MATLAB对其进行了仿真分析,最后进行了实验验证。仿真和实验结果表明,在Z域中对基于DSP的二阶数字锁相环的动态分析和设计是合理可行的,用此方法设计的电源具有良好的动态响应和抗扰性能。     

一种高压直流锁相环的建模和分析

首先分析了SIEMENS锁相环的工作原理,然后对有限长单位冲激响应(finite impulse response,FIR)滤波器及反正切环节进行等效转换,并对频率跟踪器展开分析,建立了锁相环的离散域数学模型。接着根据传递函数分别从稳定性、动态响应和稳态误差3个方面对锁相环进行了分析,得到了锁相环系统各参数的限制范围,并由此整定了一组锁相环系统的新参数;然后在频率跳变、频率斜坡变化、相位跳变及谐波侵扰等干扰工况下对新旧参数锁相环进行了测试,结果表明新参数锁相环具有较优的锁相性能;最后在CIGRE HVDC标准测试模型和贵广Ⅱ工程模型中对新旧参数锁相环进行了仿真对比,结果表明,在交流故障下新参数锁相环能够更加有效地抑制后续换相失败,对高压直流输电系统的故障恢复性能具有改善作用。     

基于FPGA实现的变PI参数全数字锁相环

提出了一种变比例积分(PI)参数的全数字锁相环。与传统数字锁相环相比,该锁相环可根据相位误差的大小,自动调整PI参数,在保证系统稳定的前提下,提高了锁相的速度;同时由于环路采用比例积分控制,锁相环稳态无静差,输出抖动小。对提出的全数字锁相环进行了理论分析,并通过Quartus II软件仿真和现场可编程门阵列(FPGA)的硬件实验对该锁相环的性能进行了验证。实验表明,该数字锁相环锁相范围大、速度快、精度高,可用于有快速同步需求的场合,如新能源并网控制、脉宽调制整流器(PWM)。     

离散周期对伺服系统用全数字硬件化锁相环的影响机理

基于FPGA/ASIC的全数字硬件化方案具有纯硬件性、高度并行性及全定制性等优点,是一种高速高性能的基于锁相环的磁编码器轴角转换单元设计方案。然而它却面临内部参数域确定及字长选取等问题,而上述问题与离散周期存在着紧密的联系。本文首先利用Delta算子对连续域的锁相环进行离散化,依据Delta域稳定性条件分析离散周期对锁相环的稳定性的影响机理,从而确定系数整数字长。然后通过建立误差源及误差传播路径L2范数模型,研究离散周期对改进结构锁相环的变量小数字长的影响规律,从而得到系统内部变量的小数字长设计的理论依据,最后的实验结果验证了分析的正确性。     

自采样比例积分控制全数字锁相环的性能分析和实现

提出了一种基于自采样比例积分（PI）控制的全数字锁相环（ADPLL）,并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件（FPGA）予以实现.由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的传递函数,有利于理论分析和环路设计.理论分析、仿真验证和试验结果都表明该全数字锁相环具有环路参数设计简单、跟踪范围广、跟踪速度快、系统稳定性好、控制灵活等优点.该设计方案可以作为一个子系统或功能模块用来构成片上系统（SoC）,用以提高控制系统的可靠性、简化系统的硬件结构.     

一种新型的全数字锁相环

该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中，一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似，该文推导出该锁相环系统的数学模型，并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围，并且在不同被锁频点的局部范围内都具有相同的稳定形式，锁相跟踪达到稳定的时间与被锁信号的周期成正比，由于充分利用了鉴相脉冲宽度所包含的相位误差信息，同时又引入了积分控制，使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现，其性能可以通过比例和积分控制参数进行调节，因而简化了设计过程，便于应用在电机调速系统，有源滤波器和静止无功补偿器等领域。     

用于SVC数控系统的数字锁相环的设计与实现

为减少在静止无功补偿(SVC)装置中晶闸管的触发误差,设计了一种基于FPGA(现场可编程门阵列)的全数字锁相环(ADPLL),并进行硬件电路测试.同时分析了全数字锁相环的各模块工作原理并进行了参数设计和电路仿真.最后在实验平台上进行了测试.结果显示,该环路可稳定跟踪电网信号,可为SVC数字控制系统提供快速、稳定、高精度...     

基于周期控制的逆变器全数字锁相环的实现和参数设计

研究了一种基于周期控制的逆变器全数字锁相环的建模和参数设计。传统过零鉴相锁相环虽然实现简单，但同步信号在含有谐波、毛刺情况下会存在多个过零点，以致锁相失败。为了解决这一问题，该文提出了基于离散傅里叶变换鉴相的全数字锁相环。离散傅里叶变换可以从任意信号中抽取基准频率倍频次信号的相位、频率和幅值，可以解决谐波对外同步信号的影响，从而实现周期控制锁相环对谐波的识别。该文给出了其数字域模型和参数设计方法，仿真和实验证实了该方法的可行性。     

数字中频相干解调数字锁相环设计和FPGA实现

数字中频相干解调器是基于软件无线电技术的数字中频接收机的首要部件,而其中的数字锁相环又是数字中频相干解调器的核心。数字锁相环是1个非线性系统,为了避开非线性分析的困难,本文利用数字锁相环与模拟锁相环在跟踪和捕获规律准等效的条件,阐述了一种实用有效的数字锁相环设计方法。该方法基于数字环z域模型与对应的模拟环s域模型的参数关联性,首先按设计要求,设计模拟环的模型参数,然后通过模拟环与数字环模型参数间的函数关系得到数字环的模型参数。仿真实验与FPGA实现表明,利用该方法设计实现的数字锁相环工作正常、稳定,主要技术指标与理论分析相符合。     

全数字化组合式三相逆变器的锁相控制策略

针对逆变电源的并联冗余系统,分析了逆变电源同步锁相的基本原理,并对其进行了数学建模,分析了数字锁相环的稳定性以及稳态误差;锁相环中对载波周期进行了补偿,提高了锁相精度;最后以TMS320LF2407A为主控制器,数字同步锁相技术在一台10 kV.A的组合式三相逆变器样机上得到了验证。试验结果表明该数字锁相环实现了逆变器输出电压与同步信号的同步。     

全数字无线电能传输频率跟踪控制方法

针对无线电能传输过程中传输功率和传输效率问题,考虑到频率失谐控制策略,通过分析全数字锁相环的结构和数学模型,改进了传统的全数字锁相环,基于FPGA设计一种具有动态分频和动态时滞功能的自适应模值全数字锁相环,并提出一种全数字频率跟踪控制方法.为保证系统工作效率,设计的全数字锁相环可以对系统阻抗角进行控制,使系统在不同工况...     

基于频率自适应改进型梳状滤波器的并网锁相环技术

将梳状滤波器应用于并网锁相环技术中。针对梳状滤波器锁相环(CF-PLL)动态响应慢的缺点,引入校正环节,得到改进型梳状滤波器锁相环(ICF-PLL)。基于ICF-PLL的s域模型,提出了ICF-PLL调节器参数的整定方法。为提高ICF-PLL对电网频率变化的抗扰动能力,提出一种基于频率自适应改进型梳状滤波器的锁相环(FAICF-PLL)和其数字实现方案。仿真和实验结果表明,FAICF-PLL在电网电压发生频率脉动、相角变化、畸变谐波和不平衡跌落时均能准确地跟踪电网电压相位,具有良好的稳态和动态性能。     

全数字硬件化锁相环参数分析与设计

基于FPGA/ASIC的全数字硬件化方案具有全定制性和并行性的优点,为了利用最小的硬件资源实现指定的系统性能,需要对系统性能指标和实现代价进行优化设计。全数字锁相环性能指标函数是优化设计的前提,然而其却无法在s域内被完备、准确地描述。本文在z域内建立包括峰值时间、调节时间及超调量的全数字硬件化锁相环性能指标函数,指出由于反馈滞后一拍特性使系统的性能产生退化,然后定量地描述全数字硬件化锁相环的性能指标退化规律。仿真和实验结果表明峰值时间的退化现象较弱,而调节时间和超调量的退化规律类似,等值线退化为开口向下的抛物线,使比例、积分系数的耦合加强。     

PMSM伺服驱动器的速度和转矩控制器的设计方法

交流永磁伺服系统的速度和转矩控制器设计是决定稳态和动态控制性能的关键因素,本文提出一种方法,先将伺服系统的连续域传递函数G（s）转换成离散域的D（z）,然后按照最小无差拍设计原则,设计出系统转矩和速度控制器的离散域传递函数G（z）。与常见的在连续时间域内设计速度和转矩控制器参数相比,通过实验结果对比可见,本文的方法具有更高的灵活性,动态和稳态控制的效果更加理想。     

PMSM伺服驱动器的速度和转矩控制器的设计方法

交流永磁伺服系统的速度和转矩控制器设计是决定稳态和动态控制性能的关键因素,本文提出一种方法,先将伺服系统的连续域传递函数G(s)转换成离散域的D(z),然后按照最小无差拍设计原则,设计出系统转矩和速度控制器的离散域传递函数G(z)。与常见的在连续时间域内设计速度和转矩控制器参数相比,通过实验结果对比可见,本文的方法具有更高的灵活性,动态和稳态控制的效果更加理想。     

基于变参数锁相环的永磁同步电机转子位置检测

永磁同步电机的转子位置检测常采用锁相环来处理正交的位置信号。为保证稳态精度,其截止频率需要足够低,以保证位置结果中不包含高频噪声,但也使得锁相环的带宽受限。因此固定参数的锁相环难以同时满足稳态精度和动态性能要求。为此,推导了锁相环PI参数与卡尔曼滤波器噪声参数之间的关系,明确了噪声参数的物理意义,并据此选取合适的锁相环参数。实验结果表明,所提方法能够在满足稳态精度要求的同时提高动态性能。     

考虑频率变化的基于DFT单相数字锁相环的椭圆拟合方法

针对传统的DFT单相锁相环在电网频率发生变化时存在锁相性能变差问题,提出了一种考虑频率变化的基于DFT单相数字锁相环的椭圆拟合方法。采用带遗忘因子的递推最小二乘法进行椭圆拟合辨识出椭圆参数,再由锁相环产生正、余弦输出,实现了基于虚拟两相正交电压矢量的单相数字锁相环控制。通过Matlab对电网电压的频率波动、相位突变以及谐波注入等参数变化的影响进行了仿真。最后,通过实验结果验证了该方法的有效性,具有较好的稳态性能和动态特性。