低电压、低功耗高速A/D转换器及其应用前景

通过对四种低电压、低功耗高速ADC的速度、功耗及精度分析比较,对它们的应用做了分析.通过对我国ADC发展情况的分析,提出了我国今后ADC发展的方向.     

模数转换技术的分析与应用

从市场角度入手分析了ADC在电子技术发展中的重要性及其特殊性;然后分析ADC不同的算法组合,如并行比较型、逐次逼近型、积分型、∑-Δ型、流水线型ADC,详细比较各种算法的优缺点及主要用途;最后结合工艺的发展,展望了ADC的发展趋势和存在困难。并指出在选用ADC时,不仅要考虑应用的精度、速度等主要指标,还要考虑输入信号的形式、输入信号范围、输入通道类型和数量、工作电源等多种具体功能上的差异。     

基于SAR-SS架构的图像传感器专用高速列级ADC设计

针对图像传感器中传统列级模数转换器(ADC)难以实现高帧频的问题,提出了一种由逐次逼近寄存器型(SAR)ADC和单斜坡型(SS)ADC组成的混合型高速列级ADC,使转换周期相较于传统的SS ADC缩短约97%;利用SAR ADC的电容实现像素的相关双采样(CDS),在模拟域做差,使CDS的量化时间缩短至一个转换周期,进一步提高了ADC的量化速度;为了保证列级ADC的线性度,提出了一种1bit冗余算法,可实现+0.13/-0.12 LSB的微分非线性和+0.18/-0.93 LSB的积分非线性。基于180nm CMOS工艺的仿真结果表明,该列级ADC在50MHz时钟下,转换周期仅为1μs,无杂散动态范围为73.50dB,信噪失真比为66.65dB,有效位数为10.78bit。     

一种应用于流水线ADC的自适应后台校正技术

流水线模数转换器(Pipeline ADC)是一种应用广泛的模数转换器结构,可以同时实现高速和高精度性能。然而电路的非理想性严重制约着流水线ADC的性能。提出了一种自适应数字技术,通过使用低速但准确的ADC作为基准,与待校正的流水线ADC并联,并将两者的数字输出的差值送入数字自适应滤波器中进行处理,使流水线ADC的输出不断逼近低速但准确的ADC输出,从而达到数字校正的目的。仿真结果表明,这种方法可以有效去除包括电容失配、有限运放增益、运放失调在内的误差。     

小面积、微功耗增量型Sigma-Delta ADC设计

模拟数字转换器（ADC）是智能化传感器的一个重要组成部分。阵列型传感器应用对ADC的功耗及芯片面积都具有较高的要求,同时传感器本身特性要求ADC具有较高的精度,对阵列型传感器用 ADC 的设计提出了挑战。在分析各类型 ADC 的性能优劣势的基础上,提出了应用增量型Sigma-Delta ADC来设计阵列型传感器应用。介绍了增量型Sigma-Delta ADC的架构设计以及电路设计,并在0.18mm CMOS工艺下流片。在40kS/s的转换速度下,所设计的ADC达到了15bit的精度,功耗为58mW,单个ADC的芯片面积为10mm×530mm。测试结果表明增量型Sigma-Delta ADC非常适合于阵列型传感器应用。     

CMOS图像传感器的四通道扩展计数ADC设计

面向科研领域应用的CMOS图像传感器,需要具有低噪声、高动态范围和高灰度分辨率的特点.本文分析了多通道扩展计数ADC结构的性能,提出了一种基于相关多采样技术(Correlated Multiple Sampling, CMS)的15位四通道扩展计数ADC.该ADC的4个并行输入通道采用增量型ADC,第二级采用1个循环型...     

基于SPI协议的新型高速ADC芯片配置

基于SPI的新型高速模数转换器（ADc）芯片的配置,重点是利用FPGA根据中行外围接口（SPI）协议配置ADC芯片,通过“串并转换”,将ADC内部6个32bit寄存器数据串行移入,实现3GSPS数据采样。首先介绍了SPI协议和芯片的相关信息,接着给出实现高速ADC配置的详细流程及Verilog源代码、DSP控制的C语言源代码。利用该设计对多片高速ADC并行采集进行了成功实践。     

基于IODELAY的高速ADC自动校准设计

文章针对高速ADC数据端易出现时钟、数据相位偏差的问题,提出了一种基于FPGA中自带的IODELAY模块的自校准设计。文章介绍了该自校准设计实现的硬件平台及FPGA逻辑方法,并对该设计在测试平台上进行了验证测试,验证结果表明,该技术能够有效地解决ADC数据端出现时钟、数据相位偏差的问题,提高ADC的性能。     

模数转换器的特点与发展趋势

一、概述随着计算机、通信和多媒体技术的飞速发展，全球高新技术领域数字化进程的不断推进，模数转换器（ADC）有了长足进步，出现了许多采用新工艺、新结构的高性能ADC。纵观ADC的发展历程，面临新世纪的ADC正朝着低功耗、高速和高分辨率的方向发展。ADC的分辨率越高（位数越多），需要转换的时间就越长，转换速率就越低。因此ADC的分辨率和转换速率两者总是相互制约的。为满足现代高新技术领域的需求，在发展高速ADC的同时兼顾高分辨率，在发展高分辨ADC的同时兼顾高速。在此基础上，还要考虑功耗、体积、便捷、多功能、与计算…     

高速ADC(模拟数字转换器)结构设计技术

系统分析了当前主流的FLASHADC、折叠式ADC、流水线ADC等各种高速ADC的结构,比较各种结构之间的优缺点,阐述了高速ADC结构的发展趋势。     

几种A／D转换技术及性能特点的分析

通过对四种最为常用的模数转换技术及其特点加以分析比较，阐述其工作原理、性能特点及其优缺点．以助于读者更好地选择适合自己设计的模数转换器。     

A taxonomy of ADC architectures for ICT engineering curricula

This paper presents the various Analog to Digital Converter (ADC) architectures within a structured frame in order to outline the basic design choices and to point out some additional degrees of freedom beyond the classic ADC circuits. The parameters for a detailed analysis of performance, speed, precision, costs are identified and discussed. Within this frame, the paper identifies variations to the classic ADC structures, which provide additional speed/cost tradeoffs. The aim is to provide students an understanding of various ADC techniques, allowing a motivated choice of the most suitable structure for each specific application at the systems design level. This approach has been used in teaching ADCs for several years, and the paper includes a discussion of results and student feedback.     

高分辨率∑-△ADC的原理及应用

MAX1402是一种高分辨率、高精度ADC.文中主要介绍它的应用和设计中的注意事项.     

一种基于人眼视觉特性图像传感器的研究

基于韦伯-费希纳法则这一人眼视觉特性重要定律,提出对传统图像传感器线性量化进行改进,引入了对数量化,并设计了一种结构精简的多分辨率ADC,对图像传感器的线性输出信号进行对数量化.使用FPGA验证表明,量化时间缩短为256个时钟周期,且综合资源大幅降低.     

低功耗高速全差动放大器驱动ADC实现高精度

在高分辨率和高精度应用中,怎样才能使ADC在严格的功率限制内实现宽泛的范围？以往有二种解决方案,一种是单端解决方案,这种方案设计和电路都比较复杂、需多个放大器,匹配问题也不好解决。另一种方案是采用差动放大器,但是噪声和功耗都比较大,对驱动ADC来讲也不是十分理想。     

可编程模拟器件在接收机动态可重构结构中的应用设计

为进一步提高接收机的动态可重构性能，对基于可编程模拟器件的接收机前端结构进行了优化设计，并给出了具体的设计方案，证明了接收机前端动态可重构的可行性。     

高速模数转换器动态参数的定义和测试

随着集成工艺的发展,高速模数转换器的性价比不断提高,其应用范围也越来越广,特别是在通信领域,高速ADC的发展为软件无线电技术奠定了基础,本文主要讨论高速ADC测试方法,以MAXIM新一代3V、10位高速模数转换器的测试为基础,详细讨论硬件的配置、软件工具和用于数据采样和分析的仪器。     

提高检测仪器测量精度的几种措施

文中介绍微型传感器中机械和电子元件的热噪声（热波动）对测量精度的影响，并分析其原因。最后提出几种提高精度的有效措施。