D类功放中的∑-△调制器分析与设计

设计一种新型低非线性失真拓扑的7阶1-bit∑-△调制器,该调制器可以直接用于模拟音频信号输入带反馈的D类功率放大器中。通过仿真表明,调制器的最大稳定输入值可以达到0．9,信噪比可达到130dB以上,即采用这种调制器的D类功放可实现90％的功率转化效率和高保真的音质。同时从新的角度阐释了高阶1-bit∑-△调制器的工作原理和设计过程。     

一种ΣΔ音频DAC的设计

设计了一种用于移动通信终端的13bit,8kHz采样的ΣΔDAC。数字部分的ΣΔ调制器只用了2个加法器实现,占用芯片面积很小。通过直接驱动D类功放,芯片最大输出功率为98mW。仿真表明功放输出效率为86.2%,最大信噪比为80dB。     

基于ADF4157的∑-△小数分频锁相环频率合成器设计

该文应用ADF4157PLL集成芯片实现∑-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段∑-△小数分频频率合成的原理和实现方法.其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致.实验数据充分证明了∑-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优...     

基于∑-△调制的闭环D类放大器的系统分析

文章提出了一种新型的D类放大器的结构.D类放大器具有效率高的优点,因此在很多功耗低功耗设备中得到应用.但传统的D类放大器是开关型放大器,又是开环系统,所以不可避免的在输出信号中表现出较大的非线性,也无法抑制由于电源波动在输出级引入的噪声.在传统开环放大器的基础上同时引入∑-△调制技术以及闭环系统的概念,可有效抑制了传统开环放大器的非线性,并减小由于电源波动在输出级引入的噪声.文章先以1阶∑-△调制为例,理论分析∑-△调制在闭环系统中对D类放大器非线性和噪声的抑制作用,然后以7阶∑-△调制为例,用Simulink对系统进行建模和仿真,从而验证系统的正确性和有效性.     

∑△DAC中插值滤波器的设计

本文设计了一种用于分辨率为20bit,采样率为48kHz,信噪比为102dB的∑△DAC(数模转换器)中的数字插值滤波器.利用多项插值器原理,采用128(插值,并利用SRAM和PLA设计了8倍插值,大大减少了所需硬件及芯片面积.仿真结果表明能够满足性能要求.     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

一种用于音频系统单环多比特△∑ D/A的设计

在1.8 V电压下,使用UMC 0.18 μm混合信号工艺,设计实现了一个用于音频系统的19位20 kHz数模转换器(DAC),其中包括了一个单环多比特△∑调制器和一个用于平滑效果的开关电容滤波器(SCF);仿真结果表明,在64倍过采样率、5 bit信号量化时,DAC能够实现17.22 bit的转换精度,模拟电路部分功耗只有6.9 mW,考虑到数字部分,功耗和品质因素(FOM)值P/(2 × BW×2ENOB)≤3 pJ/step;芯片版图面积约为1.4 mm × 1.6mm.     

基于0.18µm CMOS工艺的高阶单环∑△ADC以及降采样数字滤波器的设计

设计了一个过采样、高阶一位单环∑△模数转换器以及后级降采样数字滤波器。整个芯片采用TSMC 0.18µm CMOS工艺实现,芯片面积1mm×2mm,功耗为56mW。 调制器采用1.8V全差分电路结构,在过采样率64,时钟频率81.92MHz,640kHz带宽内,实测精度达到了15.32位,动态范围94dB。降采样数字滤波器的通带波纹小于0.01dB,阻带衰减75dB,过渡带为640kHz-740kHz。     

128倍内插数字滤波器设计

笔者设计过一个20位的音频DAC电路，∑-△结构，内含一个128倍内插滤波器，一个4位∑-△调制器，16路DA转换器；电路的信噪比达113dB。本文重点叙述其中的内插滤波器。     

基于FPGA的小数频率合成器

文章介绍了采用∑△调制技术的小数频率合成器.为了提高分频信号的质量和减少小数分频器的小数杂散,采用了三阶单环∑△调制技术.本文还提出了采用这种原理的具体电路实现方式.     

基于双∑-△ ADC的智能型锂离子电池管理系统

由于锂离子电池的充放电过程对应的是电池内部材料化学反应的过程，故其充放电过程是非线性的。为了精确地量测电池可输出电量，提出了一种行之有效的库仑监测法，重点阐述了如何在硬件上实现双∑-△ADC和微控制相关设计。该库仑监测法利用双∑-△ADC，在监测流经电池的瞬间电流的基础上，同时记录电池电压，以及芯片内外部温度等信息，最大程度上实现对电池可输出电量算法的补偿，从而构架高精度智能型电池管理系统。     

一种高效率数字音频功放芯片的设计与实现

提出了一种集合时分复用高阶数字滤波器、4阶∑-Δ调制器,以及全对称差分调制输出的数字音频功放芯片,重点阐述了以上电路模块的实现.经测试验证,该芯片的信噪比(SNR)达到100 dB,总谐波失真加噪声(THD+N)最小达到0.07％,无闲置功耗和死区效应,实现了瓦级功率输出.     

用于过采样Σ-△ A/D转换器的Σ-△调制器

分析并讨论了过采样∑-△A/D转换器中一阶、二阶及高阶级联结构的∑-△调制器的性能特点,并编写C语言程序进行行为级仿真,用PSpice进行电路级仿真,利用MATLAB工具对其结果进行分析.结果表明,∑-△调制器具有噪声整形特性,可以提高基带内的信噪比,且三阶级联结构中1-1-1结构性能最优.∑-△调制器与过采样技术相结合可构成高精度、低成本的A/D转换器.     

用于MEMS传感器的三阶∑-△调制器设计

提出一种基于CIFB结构的新型三阶2-1级联∑-△调制器,设计了各级参数和数字校正电路,分析了积分器运算放大器的压摆率对信号带宽的影响;利用Matlab Simulink,对该调制器进行行为级仿真.在过采样率为128、输入信号带宽为50 kHz时,可达到93.8 dB的信噪比和15.30住的精度.该结构具有输入信号低失真的优点,可用于MEMS传感器的数据处理电路.     

∑-△调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手,分析了高阶数字∑-△调制对量化噪声的高通整型特性,从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器,频率范围为2400-2510MHz,频率步进125kHz,在偏离主频1kHz时相位噪声优于-99dBc／Hz,换频时间小于100μs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。     

以DSP为核心的超高精度信号发生器

本文介绍了一种产生高精度信号的新方法，它采用∑－△调制器技术，与DSP相结合，仅需一位的D／A转换器就可获得极高精度的模拟信号。文章介绍了∑－△码中的应用，讨论了采用C31时所能产生的正弦信号的最高频率，最后给出了实验结果。     

位流PID控制器及其在直流电机中应用

提出了∑-△调制编码的一位位流信号PID控制器.首先,介绍了一个结构简单、性能高的内置∑-△调制器和一个位流加法器;然后,以它们为模块提出了位流乘法器、位流积分器和位流微分器,进而用它们组成了位流PID控制器.采用位流信号PID控制器,可以避免在位流信号和多位信号之间的转换;位流PID控制器具有比Nyquist PID控制器更少的硬件电路资源.提出了电机的闭环位流PID控制系统,并进行了仿真.结果表明,设计的电路可行,效能高.     

基于∑△调制的频率合成器及其性能

∑△模数变换器使用内部１位置化器就能提供较高分辨率的输出，将∑△调制技术应用于频率合成器中，能较好的提高频率合成器的频率覆盖范围，相位噪声及频率分辨率，定量地分析了∑△调制频率合成器的性能，给出了实现方法。     

ADSL中宽带∑△调制器的系统设计

非对称数字用户环路(ADSL)是一种宽带接入网技术,对其调制解调器电路中模数转换器的带宽和精度要求较高.∑△调制器具有高精度和低功耗的优点,但是由于采用过采样技术,其带宽较小.为了增加带宽适合宽带应用,本文采用基于块数字滤波器的调制器结构设计了应用于ADSL的两通道二阶宽带EA调制器系统.该∑△调制器在不提高系统时钟频...     

一款大功率T类功放板的制作

TA2022是Tripath公司研发的一款大功率、高效率的T类（也属于数字功放的一种）立体声功放芯片。单个芯片可以输出连续功率达到每声道90W（4Ω负载、THD＋N=0.1％）。如果做成单声道BTL电路,则可以达到150W输出（8Q负载、THD＋N=0.1％）。采用TA2022芯片制作功率放大器相对其他D类功放来说并不复杂,因为芯片内部已经集成了功率放大输出级,