基于FPGA的FFT处理器的设计与实现

对FFT处理器的实现算法-频域抽取基4算法做了介绍。介绍一种以FPGA作为设计载体,设计和实现一套集成于FPGA内部的FFT处理器的方法和设计过程。FFT处理器的硬件试验结果表明该处理器的运算结果正确,并且具有较高运算速度。该方法具有设计简单灵活,体积小等优点,可用于雷达处理、高速图像处理和数字通信等应用场合。     

大型仪器设备远程视频监控系统的硬件设计

为了有效地管理高校中分布范围广、运行周期长的大型实验仪器设备,设计出一种采用嵌入式ARM处理器和DSP处理器双核结构的视频监控系统,详细分析了视频采集压缩、数据存储和设备上电检测等主要硬件模块的设计方案.系统实现了对大型实验设备的远程化监控和自动化管理功能,为高校设备管理提供了一种可行的解决方案.     

多核处理器核间的通信研究与实现

针对多核处理器的特点提出一种新型的异构多核DSP处理器结构。主处理器为通用处理器,作为控制密集型处理器核用于系统管理和控制;8个DSP作为计算密集型处理器核,用于大信息量融合计算。详细设计8个DSP之间的No C互连结构。首先采用2×4 2D Turos结构进行单个路由节点结构的设计,包括数据包格式、路由和仲裁设计;其次对路由节点进行编码、路由算法设计和确定节点路由方向。该结构具有总线局部通信带宽高的优点,采用No C的易扩展性和No C在各DSP之间通信的并行性使系统规模易于扩展并满足大批量数据传输要求。最后通过仿真实验,验证了该设计的有效性,为后续多核处理器的设计与实现打下坚实的技术基础。     

基于SoC FPGA的MIPS处理器验证平台设计

随着集成电路制程工艺的迅猛发展,数字集成电路复杂度越来越高,这对集成电路的验证带来了严峻挑战。相比软件仿真,数字芯片采用FPGA进行逻辑验证,可以大大提高验证的速度。近年来,So CFPGA的出现对于验证平台的设计提供了一种新的启发。本文提出一种基于So CFPGA的MIPS处理器验证平台的设计。采用ZYNQ芯片中的ARM主处理器实时控制监测MIPS从处理器的运行状态,来达到验证MIPS处理器的目的。同时ARM主处理器运行Linux操作系统,在不需要断电重新配置的情况下,通过执行不同的C程序实现不同功能的验证,大大提高了MIPS处理器的验证效率。     

相对导航处理器的设计与实现

主要对相对导航这一新型战术导航技术的工程实现进行了研究。为满足系统对相对导航处理器的要求，设计中对信号处理算法做了进一步改进，在硬件上采用ＴＭＳ３２０ＣＳＯ来实现电路。最后，在模拟器上对其性能进行了实时测试，实验结果表明：该处理器达到了设计要求。     

新型激光成像雷达图像匹配处理机的设计与实现

激光成像雷达是一种新型成像雷达,图像匹配处理机的使用是该雷达导航应用的先决务件之一。对激光成像雷达的图像匹配处理机进行分析,再进行设计。采用以高速DSP为主处理器,以大规模FPGA为处理器的图像匹配处理机的硬件方案。该方案计算能力强大且可扩展性强,通信接口多样可靠,算法软件实现可灵活修改。实验结果表明,该系统具有高实时性、高数据吞吐率、高可靠性、结构灵活的特点．为激光成像雷达在图像匹配导航中的应用研究提供了强大的处理平台。     

基于ZigBee的电源监控系统设计与实现

针对电源监控功耗过大,精度不高的问题,提出一种基于ZigBee的电源监控系统设计方法。首先进行电源监控系统的整体结构设计,设计主控芯片及外围电路;然后进行电源监控系统的硬件模块化设计,主要包括传感器模块、ZigBee核心控制模块、主控电路、复位电路、同步时钟设计和信号调理电路设计等。采用ARM Cortex-M0处理器内核实现电源监控系统集成设计;最后进行系统的电路调试测试分析,测试结果表明,采用该设计系统具有较高的电源监控调理性能,功耗较小,输出功率增益较大,具有较高的控制品质。     

满足供电需求的新型封装技术和MOSFET

在小尺寸器件中驱动更高功率得益于半导体和封装技术的进步。一种采用顶部散热标准封装形式的新型功率MOSFET就使用了新一代半导体技术,在效率等级、功率密度和可靠性等方面都达到了新的水平。电源设计工程师一直都面临着许多的设计挑战,这是由于先进处理器本身的要求和越来越多的功能都需要消耗功率。     

基于S3C6410的多媒体系统设计

提出并实现了以S3C6410为核心处理器的嵌入式多媒体系统.详细介绍了多媒体系统整体设计方案、接口资源和S3C6410用于多媒体数据处理的BIT处理器.同时为方便人机交互控制,采用BC7210芯片以一种新的方式设计了红外遥控电路.实验测试表明,该系统为嵌入武多媒体系统开发提供了速度快、稳定性高的系统环境.     

基于统计分析的SoC定点硬件加速器字长设计

在由通用RISC处理器核和附加定点硬件加速器构成的定点SoC(System-on-Chip)芯片体系架构基础上,提出了一种新颖的基于统计分析的定点硬件加速器字长设计方法。该方法利用统计参数在数学层面上求解计算出满足不同信噪比要求下的最小字长,能有效地降低芯片面积、功耗和制作成本,从而在没有DSP协处理器的低成本RISC处理器核SoC芯片上运行高计算复杂度应用。     

一种通用雷达信号处理系统的硬件设计

以雷达信号处理设计为背景,结合通用化需求,设计了一种以高速ADC+高性能FPGA+DSP为核心,兼顾大容量数据存储的通用化雷达信号处理硬件平台。模块集成度高,结构灵活,对算法的适应性强,可重构性好,适合产品的快速研制。     

A novel high-speed fourier-vector processor

A special purpose processor is added to a signal processor, developed at the Lehrstuhl für Nachrichtentechnik, University of Erlangen-Nürnberg for computation of FFT, inverse FFT, and vector operations. The design and implementation of the so-called Fourier-Vector Processor is reported on. The specifications, especially speed and accuracy are investigated. The application for a short-time spectrum analysis using a polyphase filter bank is described as an example.     

Algorithms and architectures for a flexible elliptic curve cryptography processor

In this paper algorithms and architectures for an new versatile type of elliptic curve cryptography processor over Galois fields GF(2 ^m ) are presented. Due to its flexibility, it readily permits changes in the system security parameters. The processor has, at its core, a novel method of performing arithmetic in GF(2 ^m ). The implementation aspects and design trade-offs of such a processor in comparison with more traditional implementations are examined through prototyping on FPGA technology.     

基于开源SoC平台的语音编解码器设计

以LEON开源SoC平台为基础,构建MELP声码器片上系统,给出实现过程中用到的一系列开源软、硬件开发组件。MELP算法是一种低比特率、高质量的语音编解码算法,面向移动设备和保密电话。选用LEON2做为SoC平台的处理器,MELP算法直接运行于LEON2处理器之上,计算密集型模块采用软硬件协同设计的思想,设计成隶属于总线的IP核。原型系统构建在Statix2-EP2S60开发板之上,采用CYGWIN作为工作站。同时给出传统NiosII处理器与LEON2的性能差异作为对比,这更预示着开源平台将成为未来SoC设计的一种新的选择。     

新型投影融合拼接控制器的设计与实现

设计了一个全数字硬件架构的投影图像边缘融合处理器.该处理器有别于目前业界已有基于计算机体系构架的传统控制器,以FPGA为中心、配以相关IC芯片,精选融和函数的设计,再结合硬件描述语言将图像的边缘作淡入淡出处理.在处理中将每幅投影单元图像融合区的亮度变化抽象成相应的融合曲线,通过引入适当的融合函数和根据显示终端的电光特性予以伽马校正,并提出根据实际投影效果实时调整的融合方案.文章最后给出了实现高质量无缝拼接的实例结果.     

基于北斗二代系统的嵌入式船用导航仪硬件设计

随着北斗二代系统的研制与建设,在导航领域我国将会从GPS主宰的局面转向为以我国自主研发的北斗二代全球导航系统为主的局面。为了实现北斗船用导航仪更轻便、快捷、低功耗和低成本,提出了一种采用ARM9系列的S3C2440A为处理器的北斗船用导航仪硬件设计方案,详细给出了系统的硬件体系结构和具体的硬件选型及接口电路设计。并对整个系统进行了硬件平台的搭建和测试,给出了北斗信号处理部分的硬件设计电路板,实验表明这种硬件设计可行。     

PICO-NPA: High-Level Synthesis of Nonprogrammable Hardware Accelerators

The PICO-NPA system automatically synthesizes nonprogrammable accelerators (NPAs) to be used as co-processors for functions expressed as loop nests in C. The NPAs it generates consist of a synchronous array of one or more customized processor datapaths, their controller, local memory, and interfaces. The user, or a design space exploration tool that is a part of the full PICO system, identifies within the application a loop nest to be implemented as an NPA, and indicates the performance required of the NPA by specifying the number of processors and the number of machine cycles that each processor uses per iteration of the inner loop. PICO-NPA emits synthesizable HDL that defines the accelerator at the register transfer level (RTL). The system also modifies the user's application software to make use of the generated accelerator.The main objective of PICO-NPA is to reduce design cost and time, without significantly reducing design quality. Design of an NPA and its support software typically requires one or two weeks using PICO-NPA, which is a many-fold improvement over the industry norm. In addition, PICO-NPA can readily generate a wide-range of implementations with scalable performance from a single specification. In experimental comparison of NPAs of equivalent throughput, PICO-NPA designs are slightly more costly than hand-designed accelerators.Logic synthesis and place-and-route have been performed successfully on PICO-NPA designs, which have achieved high clock rates.     

基于FPGA的星载AIS信号处理器的设计

针对星载AIS(船舶自动识别系统)接收系统提出了实现信号有效接收的总体方案。重点提供星载AIS信号处理器的硬件电路设计和基于FPGA信号处理软件设计。以AIS接收机整机为测试平台,通过仿真和试验验证了星载AIS接收机整机设计的有效性和可行性,此信号处理器可以满足星载AIS接收机的需求。     

基于SoC的卡拉OK软硬件实现的研究

本文首先介绍了基于SoC的卡拉OK系统的核心硬件音效处理器,包括常见的四类音效处理器各自的特点,音效处理器的架构分析及在原有架构基础的信号流的优化.其次,从固定声音延时、变化声音延时两方面对卡拉OK的音效处理系统进行硬件加速,满足回声、混响、镶边、合声和颤音等音效的一套硬件架构.再次,阐述卡拉OK必备的点歌系统的分析及设计方案,达到功能完备,界面美观,操作简单易于上手.最后,突破传统卡拉OK单一的唱歌模式,对评分系统进行技术分析和方案研究,从而通过评分系统为用户提供从点唱到娱乐互动的全新体验.