增益可调宽带CMOS低噪声放大器设计

设计了一种应用于超宽带系统中的可变增益宽带低噪声放大器。电路中采用了二阶巴特沃斯滤波器作为输入和输出匹配电路;采用了两级共源共栅结构实现电路的放大,并通过控制第二级的电流,实现了在宽频带范围内增益连续可调;采用了多栅管(MGTR),提高了电路的线性度;设计基于SMIC 0.18μm CMOS工艺。仿真结果显示,在频带3~5 GHz的范围内最高增益17 dB,增益波动小于1.8 dB,输入和输出端口反射系数分别小于-10 dB和-14 dB,噪声系数nf小于3.5 dB,当控制电压Vctrl=1.4 V时,IIP3约为2 dBm,电路功耗为16 mW。     

一个具有40dB增益、4.5dB噪声系数的应用于6-7GHz IR-UWB接收机的0.13μm CMOS射频前端设计

本文中使用0.13μm CMOS工艺实现了一款应用于脉冲式超宽带无线电的接收机射频前端电路。由于使用了欠采样的接收机架构,接收机中不再具有混频过程。因此,低噪声放大器和可变增益放大器均需要直接处理宽带射频信号。为了优化噪声和线性度,低噪声放大器使用了具有电容交叉耦合的全差分共栅结构,在1.2V电源下仅消耗了1.8mA电流。低噪声放大器之后,一个具有两级结构的电流引导型可变增益放大器被用来实现增益调节功能。同时,低噪声放大器和两级可变增益放大器共同构成了一个三级参差峰化网络,以提高接收机的总体带宽。测试结果表明,该射频前端模块在6-7GHz带宽内实现了5-40dB的增益调节范围,最小噪声系数和最大输入三阶交调分别达到了4.5dB和-11dBm。电路总体功耗为14mW,使用1.2V电源电压,核心部分芯片面积为0.58mm2.     

一种用于3.1–4.8GHz MB-OFDM 超宽带系统的CMOS接收机

本文介绍一种应用于3.1-4.8GHz 多频带正交频分复用超宽带系统的全集成全差分CMOS接收机芯片。在接收机射频前端中应用了一种增益可变的低噪声放大器和合并结构的正交混频器。在I/Q中频通路中则集成了5阶Gm-C结构的有源低通滤波器以及可变增益放大器。芯片通过Jazz 0.18μm RF CMOS工艺流片,含ESD保护电路。该接收机最大电压增益为65dB,增益可调范围为45dB,步长6dB;接收机在3个频段的平均噪声系数为6.4-8.8dB,带内输入三阶交调量(IIP3)为-5.1dBm。芯片面积为2.3平方毫米,在1.8V电压下,包括测试缓冲电路和数字模块在内的总电流为110mA。     

应用于802.11b无线局域网的低噪声高线性度的CMOS射频接收机

实现了一个单片集成、直接转换结构的2.4GHz CMOS接收机.这个正交接收机作为低成本方案应用于802.11b无线局域网系统,所处理的数据传输率为该系统的最大速率--11Mbps.基于系统设计以及低噪声高线性度考虑,设计了低噪声放大器、直接转换混频器、增益可变放大器、低通滤波器、直流失调抵消电路及其他辅助电路.该芯片采用中芯国际0.18μm 1p6m RF CMOS工艺流片.所测的接收机性能如下:噪声系数为4.1dB,高增益设置下低噪声放大器与混频器的输入三阶交调点为-7.5dBm,整个接收机的输入三阶交调点为-14dBm,相邻信道干扰抑制能力在距中心频率30MHz处达到53dBc,输出直流失调电压小于5mV.该接收机采用1.8V电源电压,I,Q两路消耗的总电流为44mA.     

应用于802.11b无线局域网的低噪声高线性度的CMOS射频接收机

实现了一个单片集成、直接转换结构的2.4GHz CMOS接收机. 这个正交接收机作为低成本方案应用于802.11b无线局域网系统,所处理的数据传输率为该系统的最大速率--11Mbps. 基于系统设计以及低噪声高线性度考虑,设计了低噪声放大器、直接转换混频器、增益可变放大器、低通滤波器、直流失调抵消电路及其他辅助电路. 该芯片采用中芯国际0.18μm 1p6m RF CMOS工艺流片,所测的接收机性能如下：噪声系数为4.1dB,高增益设置下低噪声放大器与混频器的输入三阶交调点为-7.5dBm,整个接收机的输入三阶交调点为-14dBm,相邻信道干扰抑制能力在距中心频率30MHz处达到53dBc,输出直流失调电压小于5mV. 该接收机采用1.8V电源电压,I, Q两路消耗的总电流为44mA.     

0.18-um CMOS 3.1-10．6GHz超宽带低噪声放大器设计

介绍了一种基于0．18-um CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。在3．1～10．6GHz的频带范围内对它仿真获得如下结果：最高增益12dB；增益波动小于2dB；输入端口反射系数S11小于-10dB；输出端口反射系数S22小于-15dB；噪声系数NF小于4．6dB。采用1．5V电源供电，功耗为10．5mW。与近期公开发表的超宽带低噪声放大器仿真结果相比较，本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点。     

毫米波GaAs单片限幅低噪声放大器

设计了一款毫米波GaAs单片限幅低噪声放大器。限幅器采用两级反向并联二极管结构,通过优化限幅器匹配电路,增大了限幅器的耐功率,降低了限幅电路的插损。低噪声放大器为四级级联设计,输入端采用最小噪声匹配,偏置电路增加RC串联谐振电路,减小了噪声,提高了电路稳定性。测试结果表明,该毫米波GaAs单片限幅低噪声放大器在33～37 GHz频带内,增益达到22 dB,增益平坦为±1 dB,输入驻波小于2,输出驻波小于1.5,噪声小于3.0 dB,输出1 dB增益压缩点(P_(1dB))大于5 dBm,可以承受15 W的脉冲输入功率。     

一种共基差分低噪声放大器设计

在无线通信终端中,低噪声放大器是射频接收系统中的第一级有源电路,对系统性能有重要影响.在深入分析噪声的基础上,提出一种采用共基差分输入结构的低噪声放大器,电路包括可控增益放大器和增益控制电路.该结构的低噪声放大器的输出电压直接反映到自动增益控制电路的输入端,根据输出电压幅值的大小,自动增益控制电路的输出电压反馈到低噪声放大器的增益控制电路比较器的输入端,进而影响放大器的总体增益.基于JAZZ 0.35 μmBICMOS工艺设计放大器电路结构,并对电路进行了仿真和分析,结果表明设计的放大器可以更加有效地抑制噪声,低噪声放大器能提供25 dB的增益,噪声系数小于1 dB,灵敏度达到2μV.     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

基于ADS的C波段的低噪声放大器仿真设计研究

低噪声放大器是接收机中最重要的模块之一,文中采用了低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管,设计了一种应用于5.5～6.5 GHz频段的低噪声放大器。为了获得较高的增益,该电路采用三级级联放大结构形式,并通过ADS软件对电路的增益、噪声系数、驻波比、稳定系数等特性进行了研究设计,最终得到LNA在该频段内增益大于32.8 dB,噪声小于1.5 dB,输入输出驻波比小于2,达到设计指标。     

CMOS超宽带低噪声放大器的设计

由于超宽带技术能够在短距离内传输几百兆的数据,帮助人们摆脱对导线的依赖,因此使得大带宽数据的无线传输从几乎不可能变为现实。尽管目前超宽带技术的标准还没有统一,但是低噪声放大器终归是其接收机中一个不可或缺的重要模块。文章介绍了一种基于0.18μmCMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。结合计算机辅助设计,该超宽带低噪声放大器输入、输出均实现良好的阻抗匹配,在3GHz～10GHz的频带范围内实现了增益G=29±1dB,噪声系数小于4dB。在1.8V工作电压下放大器的直流功耗约为35mW。     

高性能低噪声放大器的设计

低噪声放大器（LNA,Low Noise Amplifier）能有效放大射频小信号,降低系统的总体噪声,提高接收机的灵敏度。该文介绍了低噪声放大器的主要性能指标和设计方法,该电路选用ATF-54143晶体管,采用两级放大,利用Agilent ADS软件完成一个S波段低噪声放大器的偏置电路以及输入、级间和输m匹配的设计和仿真。本设计中,在源极加入短路微带线形成反馈作用,从而提高稳定性。最后对仿真完的电路进行了加丁测试。经测试,在2.15-2.65GHz的频带内,获得了27-2-28.1dB的增益,增益平坦度小于±0.9dB,噪声系数小于ldB,输入电压驻波比为l.048-1.640,输出电压驻波比为1.120-1.840,在中心频率点2．4GHz上．输出功率ldB压缩点为162dBm。     

采用0.18 μmCMOS工艺超宽带低噪声放大器的设计

提出了一个采用TSMC 0.18μmCMOS工艺设计的,工作频段为3.1～5.2 GHz的超宽带低噪声放大器.放大器采用了前置带通滤波器的并联负反馈共源共栅结构,并从宽带电路.高频电路器件选择等方面讨论了超宽带低噪声放大器的设计,结果表明,在整个工作频段,电路输入输出匹配S11S22均小于-14 dB,最高增益为15.92 dB,增益波动为1.13 dB,电路工作电压为1.8 V,功耗为27 mW,噪声系数NF为1.84～2.11 dB.     

一种应用于6-9GHz UWB系统的低噪声CMOS射频前端设计

本文介绍了一种应用于6-9 GHz超宽带系统的全集成差分CMOS射频前端电路设计。在该前端电路中应用了一种电阻负反馈形式的低噪声放大器和IQ两路合并结构的增益可变的折叠式正交混频器。芯片通过TSMC 0.13µm RF CMOS工艺流片,含ESD保护电路。经测试得该前端电路大电压增益为23~26dB,小电压增益为16~19dB;大增益下前端电路平均噪声系数为3.3-4.6dB,小增益下的带内输入三阶交调量(IIP3)为-12.6dBm。在1.2V电压下,消耗的总电流约为17mA。     

一种0.03～1.7 GHz超宽带低噪声放大器的设计与制作

为了降低接收机前端的噪声,设计了一种超宽带低噪声放大器。选用噪声较小、增益较高且工作电流较低的放大管,利用负反馈和宽带匹配技术,结合ADS和HFSS微波软件辅助设计,放大器在30 MHz~1700 MHz范围内,增益大于31 dB,平坦度小于±0.5 dB,噪声系数小于2.3 dB,驻波比小于1.6。     

Ka波段低噪声放大器的研制

毫米波低噪声放大器是毫米波接收系统的关键部件,本文设计的毫米波低噪声放大器采用BJ320波导口输入输出和微带探针过渡结构实现波导结构到微带平面电路的过渡,使用MMIC芯片微组装工艺实现电路的制作,在工作频带内,测得该低噪声放大器的增益大于16 dB,噪声系数小于2.7 dB,达到了工程使用的要求。     

微波低噪声放大器的设计与仿真

低噪声放大器在接收系统中能降低系统的噪声和接收机灵敏度,是接收系统的关键部件。文中按照低噪声放大器电路的设计要求,完成了2GHz基站前端射频低噪声放大器的电路设计,并通过ADS仿真软件对电路进行仿真和优化。最终表明,采用本方案设计的LNA增益约为15dB,噪声系数约为1．2dB,性能稳定,完全达到了通信接收机中对LNA指标的要求。     

基于ADS的C波段低噪声放大器的设计

介绍了一种基于ADS的C波段低噪声放大器的设计,同时分析了射频微波低噪声放大器的整体框图、主要指标以及具体的电路设计方法。低噪声放大器是无线通信接收机中的主要组成部分,低噪声放大器指标的好坏直接影响整个接收机的工作状况。该放大器采用射频场效应管ATF-36077作为主要放大器件,同时利用微带线设计了外围匹配电路,利用ADS强大的射频仿真与优化功能,最终实现了一个性能优良的C波段低噪声放大器。最后设计的放大器在3.7GHz⁴.2GHz增益为11dB,噪声系数为0.6dB,输入输出驻波比小于1.5。     

非平衡变换低噪声放大器的设计

在具有非平衡变换功能的2.4GHz CMOS低噪声放大器的设计中,采用单端低噪声放大器与有源Balun结构通过耦合电容相级联的方法实现.单端低噪声放大器主要侧重优化它的噪声系数,并使其具有较高的增益.有源Balun结构则侧重于减小它的增益误差和相位误差.最后把单端低噪声放大器和有源Balun结构进行联合仿真.仿真结果显示:设计的低噪声放大器在中心频率上噪声系数为0.71dB,增益为25.767dB,输入输出反射系数均小于-20 dB,电路总功耗为13.86mW,并且实现了完全的非平衡转换.     

应用于5GHz频段带ESD保护的可变增益低噪声放大器

本文给出了应用于5GHz频段的可变增益低噪声放大器。详细分析了输入寄生电容对源极电感负反馈低噪声放大器的影响,给出了一种新的ESD和LNA联合设计的方法,另外,通过在第二级中加入一个简单的反馈回路实现了增益的可变。测试结果表明： 可变增益低噪声放大器增益变化范围达25dB (-3.3dB～21.7dB),最大增益时噪声系数为2.8dB,最小增益时三阶截点为1dBm,在1.8V电源电压下功耗为9.9mW。