PCI Express总线事务层IP核设计及实现

介绍了第三代输入输出总线PCI Express的事务层组成结构与功能,自顶向下对事务层进行了系统级设计,运用硬件描述语言Verilog HDL对其实现.使用Synopsys VCS进行功能仿真,得出了仿真波形,验证了该设计的正确性,符合PCI Express事务层协议.     

PCI Express交换器交换模块的设计及实现

交换器是PCI Express中出现的全新的控制单元,可以使PCI Express数据包从任何设备路由到其他设备.根据PCI Express1.0a规范对PCI Express交换器的交换应用逻辑模块进行设计,其由路由模块、TC/VC映射模块和仲裁三个模块组成.此模块可以与开关核一同构成交换器.各模块运用硬件描述语言Verilog HDL实现,并用ModelSim进行仿真得出了仿真波形,验证了设计的正确性.     

基于SOPC的UART IP核设计与驱动开发及系统移植

设计基于SOPC嵌入式系统的UART IP核,依据UART协议,采用Verilog HDL进行各模块设计,使用ModelSim、Quartus II作仿真验证及综合,结果表明该UART IP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂载,建立SOPC嵌入式硬件系统,进行UART IP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。     

8位RISC微控制器IP软核的设计

文章以HGD08R01为例介绍了8位RISC微控制器IP软核的设计,讲述了采用Verilog HDL高层描述自上而下进行IP软核设计的方法及其仿真验证,并对HGD08R01的体系结构及其读／写时序进行了分析。     

应用于GPS导航基带芯片的SPI IP核的设计和验证

基于APB总线接口,设计了一种可设置传输速率、支持DMA功能并能适用于4种时钟模式的SPI IP核。首先介绍了SPI协议标准,然后给出了该IP核的系统结构和各子模块设计方法,并使用Verilog HDL语言实现硬件设计,最后通过Synopsys EDA软件和FPGA硬件协同仿真来验证设计的正确性。目前,该SPI IP核已经成功应用到导航基带芯片ATGB03上,证明了该设计在实际工程中的可行性。     

基于RocketIO的PCI Express控制器设计

根据PCI Express 1.0a标准,讨论了基于Xilinx RocketIO在FPGA上实现高性能可定制的PCI Express Endpoint控制器的可能性,并分析了设计难点和制约性能的关键,提出了提高可重用性的设计结构.同时为了保证PCI Express协议的兼容性,和其它功能验证要求,搭建了一个PCI Express Endpoint IP验证平台,并介绍了验证中的一些难点和解决方案.     

可配置的TFT-LCD控制器IP核的设计

设计实现了一种基于Avalon总线的,显示分辨率和像素深度均可配置的TFT-LCD控制器IP核.根据自顶向下的设计思想,将IP 核进行层次功能划分设计,采用Verilog 硬件描述语言实现该控制器以及它的外围逻辑时序的全部功能.并对IP 核进行仿真验证,最后加入到Nios II系统中,该IP 核经测试效果良好.     

基于AMBA总线的UART IP核开发及研究

设计了基于AMBA总线的UART IP核,给出IP核模块结构及作用,分析APB从模块接口时序以及与外部设备通信的过程,结合波形图阐述发射和接收的基本原理,利用Verilog硬件描述语言完成了RTL代码设计与验证,并给出了主要模块ModelSim仿真的波形图。     

USB协议层的设计与实现

在分析了USB2．0协议层通信原理的基础上，采用模块划分方法，将协议层划分为3个主要模块，运用Verilog HDL语言完成了RTL（寄存器传输级）设计，并且就控制传输为例子对该设计运用NC—Verilog通过了功能仿真。     

采用SOPC IP核技术实现液晶屏显示

设计了ST7920系列12864液晶显示模组符合Avalon MM接口规范的IP核,建立了基于NiosⅡ的SOPC系统,实现了液晶屏的图形与字符显示。按照开发流程详细介绍了系统设计步骤与关键技术,其中LCD12864IP核的硬件设计部分采用Verilog HDL编写并遵循Altera所建议的Avalon信号类型最新命名规则,LCD12864IP核的软件设计部分给出了详细的C语言驱动代码与程序说明,并给出了图形显示的应用程序范例。对所设计的SOPC系统进行了实验验证,得到了理想的效果。     

基于SOPC的触控屏控制器IP核设计与实现

介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计,并用ModelSim仿真测试,验证其正确性;利用嵌入式SOPC开发工具,在开发板上完成触控屏显示驱动及其控制模块的系统设计,给出系统硬、软件设计,实现TFT-LCD触控屏彩条显示。这款触控屏控制器IP核具备较强的通用性和兼容性,具有一定的使用范围和应用价值。     

一种基于FPGA的流水线8051 IP核的设计与实现

给出一种基于FPGA的8051MCU的IP核设计方案,指令集与标准8051系列处理器完全兼容。采用译码——执行两级流水结构,并通过了仿真与综合,理论速度较传统8051MCU有6¹0倍的提升。针对CISC流水线设计的复杂性,提出了一种高效的实现方案,可以使执行结构近满状态运行,且简便有效地解决了传统流水线所必须面对的三种冲突。设计采用Verilog HDL语言描述,并采用ModelsimSE 6.2进行功能和时序验证,将代码下载到Xilinx公司的FPGA上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到了预期的效果。     

基于Loeffler算法的2-D DCT IP软核设计

提出一种基于Loeffler算法的2-D DCT IP软核设计方法.用移位和加法运算代替乘法运算.为减少芯片占用面积,对乘法系数采用CSD编码,1-D DCT复用技术;为提高电路的速度,采用流水线结构,优化转置矩阵.基于上述算法,设计了用Verilog HDL语言描述的IP软核.对软核进行了编译、综合、布局布线和后仿真,验证了算法的正确性.实验结果显示最高工作频率可以达到139.43MHz,能够满足视频图像压缩的实时性要求.     

基于NiosⅡ的学习型遥控器设计

以AlteraFPGA系列CycloneEPlCl2Q240C8器件为载体,通过SoPC技术构建嵌入式软核NiosⅡ处理器平台,运用VerilogHDL硬件描述语言设计等精度测量载波频率IP核、红外信号解调IP核、红外编码脉宽测量IP核和红外发送调制逻辑电路,以实现载波的精确测量、红外信号解调、脉宽测量和调制功能,并给出了外围硬件电路和软件设计方案。实验表明,该遥控器解决了单片机因时钟频率低而无法对载波频率进行测量的瓶颈,实现了对任何一款普通遥控器的按键编码学习,真正完成了学习型遥控器的学习功能。     

视频处理DSP并行接口的IP核设计

并行接口是我们设计的视频DSP中的一个重要组成部分。本文重点讲述了视频处理DSP并行接口的IP核设计方案、设计中的难点以及问题解决。根据该设计方案使用硬件描述语言（Verilog HDL)和采用自顶向下（TOP-DOWN）的设计方法实现了IP核。     

基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C语言对MC8051 IP Core进行编程,以其作为控制核心,实现系统控制。在FPGA芯片中,利用Verilog HDL语言进行编程,设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分,实现了频率的自动测量,测量范围为0.1Hz~50MHz,测量误差0.01%。并实现测频率、周期、占空比等功能。     

基于PCI Express总线的雷达数据采集系统的实现

由于雷达信号处理的要求,需要对雷达数据进行高速大容量记录,本文介绍了基于PCI Express总线的雷达数据采集系统的实现,该系统以FPGA为控制核心,PCI Express核为基础,分析了PCI Express核的特点,设计了专用控制逻辑,最后给出了控制逻辑的仿真图。设计中采用双端口RAM作为缓存,利用FPGA实现数...     

基于FPGA非相干包络码跟踪环设计

非相干的包络同步码跟踪环不依赖载波跟踪的相位特性,可以解决在信噪比非常低的条件下的本地扩频码和接收扩频码的码同步,进而完成扩频码的稳定跟踪。根据非相干的包络码跟踪环的原理,利用Verilog设计了一个完整的非相干的包络码跟踪环的电路。在设计过程中利用IP核中的乘法器、IIR滤波器、DDS数字频率合成器,简化设计难度并快速形成设计模块。在采用XilinxISE实现上述关键部分电路的设计基础上,同时利用SynplifyPro对设计模块进行了综合,并在Modelsim6.0中对电路进行了功能波形仿真,证明了设计的可行与合理性。这种解决方案相对常规方法既具有软件验证的灵活性,又具有硬件的执行效率。     

高速数据采集中的PCI Express总线性能分析

随着高速采集系统的采样速率的增大和采样精度的提高,如何设置PCI Express系统的参数,充分利用PCI Express总线的带宽,以满足高速海量数据的实时传输就变得非常重要。在此分析了PCI Express系统数据传输开销的来源,研究了几种主要的系统参数,以提高数据吞吐量。通过使用PLDA的EZDMA2 IP核,在Xilinx KC705评估板上对各个参数进行测试,结果表明,灵活设置这些关键的系统参数可以利用较少的FPGA资源,同时达到较高的传输带宽,对PCI Express系统设计具有非常高的参考价值。