共查询到16条相似文献,搜索用时 109 毫秒
1.
2.
基于FPGA的PCM帧同步检测及告警电路的设计 总被引:1,自引:0,他引:1
帧同步单元是脉冲编码调制(PCM)设备中的重要部分.文章采用现场可编程门阵列(FPGA)设计了一种基于同步状态机的帧同步检测电路,该电路具有帧同步的前方保护、后方保护和循环冗余校验(CRC)复帧同步保护功能,大大降低了漏同步和假同步概率,并提供CRC误块检出功能,可以集成在一片FPGA芯片内,用于数字通信系统收端的帧同步和定时. 相似文献
3.
4.
5.
6.
7.
8.
本文叙述了载波主群信号编码设备帧同步系统的设计。本设计采用分散型码组定帧比较方式。文中提供了具体电路,经实践证明电路布局合理,工作稳定可靠。对所采用同步方式的捕捉时间从理论上作了探讨,并导出一组实用计算公式。在这里第一次比较了三种不同帧同步方式的捕捉速度,以不同帧长度和帧码所占比例为参数划出了相应曲线进行了对比。从这里可以看出从捕捉时间的角度来考虑选取何种帧同步方式方为合适。结论:本设备的最大捕捉时间为31个T帧,即43μs。这个捕捉速度相对于载波主群以ms计的倒挽时间来看是足够快的了。 相似文献
9.
帧同步是数字同步复接设备中的重要部分。本文采用FPGA设计了一种基于同步状态机的帧同步检测电路,具有帧同步的前方保护和后方保护以及接收端的定时功能,可以集成在一片FPGA芯片内,用于数字通信系统收端的帧同步和定时。 相似文献
10.
一种盲帧同步的搜索和定位策略 总被引:1,自引:0,他引:1
针对采用间隔式插入法同步的数据流,在未知帧长的情况下,讨论了其帧参数的泛搜索方法和带保护电路的帧同步信号的提取.仿真结果表明了该设计的正确性. 相似文献
11.
12.
13.
14.
15.
16.
Young Joon Song 《Communications Letters, IEEE》2003,7(11):520-522
This letter presents a set of sequences of length 15 called frame synchronization words in wideband code-division multiple-access (W-CDMA) system. They all have two-valued ideal auto-correlation property. And the correlation function between a preferred pair of sequences shows also two-valued cross-correlation property with minus peak at the middle shift and lowest out-of-phase cross-correlation value of 1. Since the length of the sequences is equal to the number of slots per frame, they are suitable for slot-by-slot and double-check frame synchronization confirmation. We discuss the realization circuit for the generation of frame synchronization words by using the concept of preferred pairs of frame synchronization words, complementary mapping relationship, and maximal length sequence. 相似文献