甚短距离光传输系统并行帧同步电路的设计与实现

根据甚短距离(VSR)光纤传输系统中转换接收芯片帧同步系统的设计思想,参考ITU-T关于同步数字系列(SDH)技术的建议,分析了帧同步系统的关键性能参数,结合具体硬件电路的设计,选取了合适的参数.在此基础上,用Verilog HDL语言设计了帧同步系统,选用Altera公司的Stratix EPlS25F780C5,对电路进行了仿真模拟.作为VSR实验系统关键电路之一,帧同步系统通过在系统测试,测试结果显示该帧同步系统能够在实际中应用.     

基于FPGA的PCM帧同步检测及告警电路的设计

帧同步单元是脉冲编码调制(PCM)设备中的重要部分.文章采用现场可编程门阵列(FPGA)设计了一种基于同步状态机的帧同步检测电路,该电路具有帧同步的前方保护、后方保护和循环冗余校验(CRC)复帧同步保护功能,大大降低了漏同步和假同步概率,并提供CRC误块检出功能,可以集成在一片FPGA芯片内,用于数字通信系统收端的帧同步和定时.     

一种光通信同步电路的设计

介绍了一种光纤通信系统中基于FPGA的同步电路的原理,该电路实现了同步电路的全数字化.在MAX PLUS Ⅱ仿真环境下结合原理图和VHDL语言实现了位同步和帧同步电路的综合、仿真和配置.仿真结果表明,该电路能比较准确地恢复位同步和帧同步信号,性能优于传统的集成电路,具有较高的使用价值.     

电路总论

0620069帧同步电路的设计和分析[刊,中]／夏俊／／电讯技术．-2006,46(2)．-155-158(G)简要介绍了实现帧同步的几种方法,给出了采用置位同步法的帧同步电路的设计方案,对其状态的转变进行了阐述,并对帧同步电路参数的选择进行了分析。参3 0620070一种用于信号分析的数字正交解调电路设计[刊,中]／陈向民／／电讯技术．-2006,46(2)．-65-69(G)阐述了数字正交解调的原理以及与传统模拟正交解调相比体现出的优越性。详细介绍了一种用于信号分析的数字正交解调电路设计方案和工作原理,并结     

一种大气激光通信中时隙同步和帧同步的实现

时间同步是数字通信的前提,没有时间同步就不能进行数字通信.介绍了一种采用FPGA和DSP实现的大气激光通信的实现方案,对时隙同步和帧同步进行了详细分析,巧妙地构造了时隙同步和帧同步的硬件电路.这种方法比较简单而且切实可行,便于工程应用.     

基于同步状态机的帧同步实现

采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能。全部电路由硬件描述语言实现。可以集成在一片CPLD或FPGA芯片内部，用于数字通信系统接收端的帧同步和定时。     

基于DMF的软判决信道同步电路设计

论文针对Turbo译码器设计时软判决信道帧同步问题，采用数字匹配滤波器(DMF)实现软判决信道的帧同步捕获。通过对DMF的几种实现结构的分析，采用倒置型FIR结构，按照CCSDS标准，设计了用于Turbo码编译码系统同步捕获电路。试验表明，设计电路满足Turbo编译码系统帧同步需要，并可在其它软判决信道帧同步设计中得到应用。     

载波主群信号编码设备帧同步系统的设计与性能分析

本文叙述了载波主群信号编码设备帧同步系统的设计。本设计采用分散型码组定帧比较方式。文中提供了具体电路,经实践证明电路布局合理,工作稳定可靠。对所采用同步方式的捕捉时间从理论上作了探讨,并导出一组实用计算公式。在这里第一次比较了三种不同帧同步方式的捕捉速度,以不同帧长度和帧码所占比例为参数划出了相应曲线进行了对比。从这里可以看出从捕捉时间的角度来考虑选取何种帧同步方式方为合适。结论:本设备的最大捕捉时间为31个T帧,即43μs。这个捕捉速度相对于载波主群以ms计的倒挽时间来看是足够快的了。     

基于状态机的帧同步VHDL设计

帧同步是数字同步复接设备中的重要部分。本文采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能，可以集成在一片FPGA芯片内，用于数字通信系统收端的帧同步和定时。     

一种盲帧同步的搜索和定位策略

针对采用间隔式插入法同步的数据流,在未知帧长的情况下,讨论了其帧参数的泛搜索方法和带保护电路的帧同步信号的提取.仿真结果表明了该设计的正确性.     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开.实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案.同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求.     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开,实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案。同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。     

帧同步电路的设计

帧同步是数字同步复接设备中的重要部分，通过讨论两种常用帧同步方法的工作原理及优缺点。针对使用普遍的置位调整法，说明了其工作原理。采用自上而下的设计方法。在MaxPlusⅡ开发软件上设计实现了帧同步电路。     

一种基于FPGA帧同步电路设计

描述了一种基于FPGA实现的数字通信系统帧同步电路原理，在MAX＋PLUSII平台上采用图形设计和VHDL硬件描述语言设计方式设计了数字通信系统帧同步电路，详细说明了关键部分的设计过程，给出了设计的项层文件和相关的仿真图，整个电路可集成到FPGA芯片中，是实现通信系统的全数字化的基础。     

VHDL实现PCM码解调程序模块设计

依据VHDL程序设计出针对现场可编程门阵列(FPGA)的脉冲编码调制(PCM)码解调电路.解调数据过程分为位同步、字节同步、帧同步和串并转换,并对相关程序模块进行仿真.通过调试硬件电路,验证了该PCM码解调系统所实现的功能.     

Frame synchronization word in W-CDMA system

This letter presents a set of sequences of length 15 called frame synchronization words in wideband code-division multiple-access (W-CDMA) system. They all have two-valued ideal auto-correlation property. And the correlation function between a preferred pair of sequences shows also two-valued cross-correlation property with minus peak at the middle shift and lowest out-of-phase cross-correlation value of 1. Since the length of the sequences is equal to the number of slots per frame, they are suitable for slot-by-slot and double-check frame synchronization confirmation. We discuss the realization circuit for the generation of frame synchronization words by using the concept of preferred pairs of frame synchronization words, complementary mapping relationship, and maximal length sequence.