一种2阶前馈方式∑-△调制器

详细论述了∑-△调制器的工作原理,在此基础上设计了一种2阶前馈方式∑-△调制器.分析了系统函数以及零极点的分布情况,确认了系统稳定性、信噪比、无杂散动态范围、有效位数等系统特性.采用行为级建模与仿真,验证了设计的正确性.性能测试表明,芯片的ADC通路可以很好地实现模拟信号向数字信号的转换,保证了电路的可靠性.     

信号的低比特位数表示:一种新颖低比特位数的Σ-Δ调制器

通过设计一种新的噪声整形滤波器,本文提出了一种新颖的Σ-Δ调制器结构,可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号.该调制器与传统的Σ-Δ调制器相比,其输出数字信号比特位数(或动态范围)降低了许多.理论推导分析和仿真对比的结果表明,在量化噪声整形和噪声频谱上,该调制器的各项性能有了很大的提高,而且证明了这类调制器是稳定的.     

一种前馈架构的Σ-Δ调制器设计

基于40 nm CMOS工艺,设计了一种前馈架构的3阶1位量化离散时间Σ-Δ调制器。该调制器的信号带宽为100 kHz,过采样比为128。为了适应低电压环境,输入端开关采用栅压自举结构以提升采样信号的线性度,运算放大器采用两级结构以增加输出摆幅。为了降低系统功耗,比较器采用动态结构实现。仿真结果表明,在1.2 V电源电压下,该调制器的最高信噪比为88.1 dB,功耗为1.5 mW。     

一种低电压3阶4位前馈Σ-Δ调制器

介绍了一种应用于无线通信领域的低电压、带有前馈结构的3阶4位单环Σ-Δ调制器。为了降低Σ-Δ调制器的功耗,跨导放大器采用了带宽展宽技术。采用TSMC 0.13 μm CMOS工艺对电路进行仿真,仿真结果显示,当工作电压为1.2 V、采样频率为64 MHz、过采样比为16、信号带宽为2 MHz时,电路的SNDR达81 dB,功耗仅为7.78 mW。     

一种高速高精度Σ-Δ调制器的设计

采用多位D/A转换器是Σ-Δ调制器实现高速高精度的主要手段,然而,多位D/A转换器引入非线性却是影响Σ-Δ调制器信噪比的主要因素.讨论了一种具有单位信号传递函数、动态元件匹配实现多位D/A 转换器并对其引入的非线性噪声压缩整形(NSDEM)的Σ-Δ调制器结构;在此结构上进行了Σ-Δ调制器的设计方法研究.行为仿真结果验证了该结构和设计方法的可行性.     

一种低电压工作的高速开关电流Σ-Δ调制器

基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作.     

一种级间运放共享的MASH结构Σ-Δ调制器

基于55 nm CMOS工艺,设计了一种级间运放共享的级联噪声整形(MASH)结构Σ-Δ调制器。采用2-2 MASH结构对调制器参数进行了设计。对经典结构的开关电容积分器进行了改进,并应用到调制器电路的设计中,实现了两级调制器之间的运放共享,在达到高精度的同时减少了运放的数量,显著降低了MASH结构调制器的功耗。仿真结果表明,在3.3 V电源电压下,调制器信噪失真比为111.7 dB,无杂散动态范围为113.6 dB,整体功耗为16.84 mW。     

一种带斩波的双采样Σ-Δ调制器

设计了一种适用于过高磁场抗扰度的电容式隔离型全差分Σ-Δ调制器。它采用单环2阶1位量化的前馈积分器结构,运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比,该调制器的每级积分器均采用4个采样电容,在一个时钟周期内能实现两次采样与积分,所需的外部时钟频率仅为传统积分器的一半,降低了运放的压摆率及单位增益带宽的设计要求,实现了低功耗。基于CSMC 0.35 μm CMOS工艺,在5 V电源电压、10 MHz采样频率和256过采样率的条件下进行电路仿真。后仿真结果表明,调制器的SNDR为100.7 dB,THD为－104.9 dB,ENOB可达16.78位,总功耗仅为0.4 mA。     

一种基于Σ-Δ的信号调制系统设计

给出一种可用于信号功率放大设备,基于Σ-Δ调制方式的信号调制系统的设计方法。此系统首先将信号通过插值滤波器,利用过采样技术减少频带内的量化噪声,再将信号通过Σ-Δ调制器,利用噪声整形技术把频带里的量化噪声推向高频,并利用低通滤波器滤除,得到高信噪比的1-bit数字流。将此系统采用Simulink仿真建模,结果表明,基带内信噪比可达90 d B,在工程上具有一定应用价值。     

一种四阶2-1-1级联Σ-Δ调制器的MATLAB建模分析

对4阶2-1-1Σ-Δ调制器采用MLTLAB中的SIMULINK工具箱完成其行为级建模,在此基础上分析了各种非理想因素对调制器性能的影响.根据MATLAB系统仿真结果,获得了对时钟抖动、噪声、运放有限增益等参数的设计限制,并为Σ-Δ调制器的电路设计提供了具体参数约束指标.级联Σ-Δ调制器的MATLAB建模分析同样适应于单环高阶Σ-Δ调制器的系统设计.     

一种高精度单环高阶Σ-Δ调制器

设计了一种高精度单环3阶Σ-Δ调制器。阐述了Σ-Δ调制器的结构,确定了前馈因子和增益因子等重要参数。对调制器的各种非理想因素,如时钟抖动、开关非线性、采样电容kT/C噪声等,进行了量化分析和行为级建模。采用MATLAB工具进行了系统验证。验证结果表明,调制器的采样频率为100 kHz,信噪比为99 dB,信噪比最大值为104.2 dB,有效精度达16 位。     

一种采用三阶Σ-Δ调制器的分数-N CMOS频率合成器

介绍了一种采用三阶Σ-Δ调制器的分数-N锁相环频率合成器的设计与实现,该设计具有快速锁定和低噪声的优点,其中,调制器采用MASH结构,预分频器采用可编程的分频设计,分频范围为64~127。系统的最高输入频率可达1.6 GHz,采用TSMC 0.35μm CMOS工艺。测试结果显示,该结构在频率偏离10 kHz点,相位噪声达到-104.09 dBc/Hz;在锁定状态,频率偏移为22Hz,功耗为30 mW。     

一种具有改进积分器结构的高阶Σ-Δ调制器

设计了一个五阶单回路Σ-Δ调制器,最高输入信号频率22kHz。通过改进积分器的结构,显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0.6μmCMOS工艺设计。仿真显示,当采样频率为6MHz时,调制器的SNDR达到123dB,SNR超过125dB,满足18位A/D转换器的精度要求。     

一种斩波稳定4阶单环Σ-Δ调制器

设计了一种适用于加速度计接口电路的全差分Σ-Δ调制器。该电路基于1位量化的4阶单环前馈结构,利用根轨迹法分析了该高阶系统的稳定性,采用斩波稳定技术降低了低频噪声和失调电压。电路采用标准CMOS工艺流片,测试结果显示,在5 V电源电压和250 kHz采样频率下,功耗约为20 mW;当过采样率为125时,不带斩波技术的调制器的SNR为89 dB,带斩波技术调制器的SNR为99 dB。通过对比测试,验证了设计思路的正确性。     

一种四阶Σ-Δ调制器的设计与实现

文章采用自上而下(TOP-DOWN)分析方法,对单环结构的四阶Σ-Δ调制器进行了系统设计与仿真,电路设计与仿真。在系统级提出了基于systemview的高层次建模,通过系统仿真确定了关键的电路参数和性能指标。并采用前馈的方法避免了运算放大器的非线性造成调制器失真。在电路结构级采用了全差分形式,利用开关电容电路。再配合互不重叠时钟的控制,构造出系统所需的开关电容积分器。并且采用截断(chopping)技术,减小实际电路中的闪烁噪声。     

增量型Σ-Δ调制器优化设计算法研究北大核心

提出了一种用于增量型Σ-ΔADC的调制器设计的算法。该算法针对增量型Σ-ΔADC中的积分器系数进行优化，采用两步式搜索的方法，对可能的最优解组合进行多次求解与对比分析。基于该算法，设计了一种16位40 kS/s增量型Σ-ΔADC。可以对ADC电路的有效精度和输入采样速率这两个性能指标进行有效调节及优化。仿真结果表明，采用所提出的优化设计算法可以将ADC的输入采样速度由40 kS/s提升到51 kS/s,或者将ADC的ENOB由13.76 bit提高到14.72 bit,且不增加额外功耗。     

一种高精度音频Σ-Δ调制器的研究

简要介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器.该电路采用Chartered 0.5 μm标准CMOS工艺实现,工作电源电压为5 V,在工作频率为6.144 MHz、过采样率为128时,输入带内信噪比可达107 dB.     

Σ-Δ调制器在SIMULINK下的噪声模型

为了满足在行为级对Σ-Δ调制器进行完整仿真的需要,提出了在SIMULINK环境下Σ-Δ调制器的噪声模型,包括采样时钟抖动、开关热噪声(kT/C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上,构造出二阶Σ-Δ调制器模型。通过仿真,验证了噪声模型的正确性。     

低电压Σ-Δ调制器关键技术及设计实例

介绍了低电压开关电容Σ-Δ调制器的实现难点及解决方案,并设计了一种1 V工作电压的Σ-Δ调制器.在0.18 μm CMOS工艺下,该Σ-Δ调制器采样频率为6.25 MHz,过采样比为156,信号带宽为20 kHz;在输入信号为5.149 kHz时,仿真得到Σ-Δ调制器的峰值信号噪声失真比达到102 dB,功耗约为5 mW.     

用于过采样Σ-ΔA/D转换器的Σ-Δ调制器

分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ,可以提高基带内的信噪比 ,且三阶级联结构中 1 - 1 - 1结构性能最优。Σ- Δ调制器与过采样技术相结合可构成高精度、低成本的 A/D转换器。