可配置m序列并行生成算法研究

针对m序列串行产生方式存在的速率低、序列单一等缺点,在线性反馈移位寄存器的基础上引入了一步状态转移矩阵的概念并分析了它和特征多项式之间的关系,由此提出了一种并行产生m序列、能通过配置本原多项式系数自动改变输出的算法.仿真和实践结果证明,该算法能显著提高m序列的产生速率,而且具有很强的灵活性和通用性.     

基于遗传算法搜索低旁瓣最大长度序列

最大长度序列通过线性反馈移位寄存器产生,广泛应用于脉冲压缩雷达中。针对不同反馈连接产生序列的非周期自相关函数旁瓣特性不同,而目前尚无有效办法寻找具有低旁瓣特性的最大长度序列,利用遗传算法搜索线性反馈移位寄存器的最佳反馈连接,该反馈连接产生最大长度序列非周期自相关函数特性非常好。通过MATLAB仿真了遗传算法搜索过程、最大长度序列非周期自相关函数,给出了4～15级线性反馈移位寄存器反馈连接表,并对最大长度序列非周期自相关函数进行加窗处理,获得了更好的旁瓣抑制效果。     

基于LFSR的演化随机序列发生器

针对基于线性反馈移位寄存器的随机序列发生器产生的随机数线性复杂度低的问题,设计一个新的随机序列发生器,使用遗传算法演化线性反馈移位寄存器产生的随机序列,新产生的序列可以通过SP800—22的测试。测试结果表明,生成的序列周期大、线性复杂度高,能够满足安全协议和密码算法的安全强度要求。     

[a，b]-自缩减生成器

本文设计了一类新型的密钥流序列生成器—[a，b]-自缩减生成器，仅由一个线性反馈移位寄存器(LFSR)构成，利用相同的初始状态和反馈多项式可以产生一大类伪随机序列。生成序列具有良好的密码学性质：指数级周期，指数级线性复杂度和良好的统计特征。理论分析与局部随机性检验的实验数据都表明[a，b]-自缩减生成器适合于流密码系统的应用。     

基于移位寄存器的伪随机序列改进算法

针对传统线性移位寄存器生成的伪随机序列输出数据速率低以及每个循环周期内0和1的数目不相等的问题,提出一种改进型的寄存器序列结构,采用跃进型移位寄存器为基础保证较高的输出速率,增加类似于De Bruijn计数器的反馈保证01平衡。理论分析与仿真结果表明,改进后的寄存器序列结构同时克服了原有结构的2个缺点,适合于高速率应用场合。     

基于混沌的反馈移位寄存器设计

针对线性反馈移位寄存器产生的序列周期小,不适用于大数据量信息加密的缺点和单纯的混沌序列在有限精度下易出现小周期的问题,将二者结合,提出一种基于混沌的反馈移位寄存器设计方法,并对这一方法下产生的序列进行了大量的数据试验。分析结果证明,该法产生的二值序列密码具有优良的密码学特性,很适合用于数据加密。     

m序列的计算机生成

本文论述了按本原多项式阶数和移位寄存器初始状态，编程生成高阶ｍ序列的原理和方法；设计了由用户键入生成多项式及初始状态，获取线性移位寄存器序列的程序；指出以序列的周期长度或其中各码组出现的次数为判据，可简便地检验序列是否为伪随机序列．     

基于钟控非线性序列的RFID伪随机数发生器设计

以RFID加密系统的伪随机数发生器为研究对象,提出以线性反馈移位寄存器（LFSR）为基本部件的复合型钟控非线性伪随机数发生器的设计方法。通过Matlab和QuartusII对该设计的周期、线性复杂度、均匀性、功耗等特征参数进行分析,最后硬件电路采用FPGA产品中低成本、低功耗的Cyclone Ⅱ实现。此设计既保持了基本钟控非线性序列循环周期长、线性复杂度高的特性,同时提高了输出序列取值分布的均匀性,电路结构简单,并行输出16位数据,能够满足RFID加密系统的要求。     

基于FPGA的可编程m序列发生器的实现

本文研究了由线性反馈移位寄存（Linear Feedback Shift Registers，LFSR）生成m序列的原理，并对LFSR电路结构作了改进，利用基于现代DSP技术的DSP Builder软件，设计了一种周期、相位可调的m序列发生器。经调试与仿真，结果表明该方法硬件结构简单、开发周期短，为系统设计或测试带来很大的便利。     

基于LFSR的钟控密钥流生成器

本文提出了一种基于LFSR的钟控密钥流生成器。该生成器通过一个钟控线性移位寄存器从15个级数是两两互素的线性移位寄存器中控制选取10个,将所选出的各线性移位寄存器生成的m序列相加,然后输出,从而达到了伪随机序列周期扩大的目的。本文还对密钥流生成器的线性复杂度、均匀性、相关性以及游程特性进行了分析。分析表明,该生成器生成序列的周期能达到2128,而且有较大的线性复杂度和良好的相关性和均匀性。认为该序列可以作为密钥流序列进行加密。通过钟控的方式随机选取用于相加的m序列,增加了密钥流序列的条数。此外,本文还给出了该生成器的具体实现算法,有一定的实用价值。     

Specified sequence linear feedback shift registers

This paper is concerned with the design of specified sequence linear feedback shift registers. Given a linear shift register sequence of maximum length or otherwise, three methods are described to determine the logical structure of the corresponding feedback shift register. Of these, Method 1 is based on the linear recurrence concept and involves solving a set of simultaneous equations over the linear field OF(2.)Method 2 makes use of the concept of generating function associated with a shift register sequence and gives the results by polynomial division. Based upon the deterministic sense of the sequence generation, Method 3 involves the formation of the Boolean-version of the feedback logic function and its subsequent conversion to a linear polynomial as a modulo-2 sum of the stored digits in the register. Some examples are given to clear the course of the analysis.     

并行化的BCH编解码器设计

针对Flash存储器的特点,设计了并行化的线性反馈移位寄存器、并行化的钱搜索电路,实现了求解错误位置多项式的BM迭代算法,并利用上述模块构造了一个并行化的、最高纠错能力为8位的BCH编解码器,大大加快了BCH编解码速度.最后对编解码速度和解码错误概率进行了统计分析.     

基于RFID系统的混沌动态扰动算法

针对目前无线射频识别(RFID)系统通信时存在的信息安全问题以及实现问题,分析了线性反馈移位寄存器与分段Logistic映射的混沌动力学特性,提出了一种结合混沌动态扰动的RFID加密算法。混沌序列发生器产生的密钥流将阅读器与电子标签的信息进行加密后再传输,然后通过密文反馈和动态加扰生成下一轮密钥。理论分析和仿真结果表明该算法具有安全性高、加密速度快、易于实现等优点。     

基于硬件木马的AES差分故障分析

针对一般差分故障分析注入的故障不确定、可控性差等特点,提出一种新的规模小、触发率低的木马设计,利用线性反馈移位寄存器生成的最大周期序列作为激活条件,以单个异或门实施可控的故障注入,并提出相应的差分故障分析方法。以FPGA芯片上实现的AES加密电路为目标,植入木马并在第八轮行移位后的中间状态的第一位注入故障,进行差分故障攻击,实验结果表明,仅需两组正确密文与错误密文即可恢复AES的全部密钥,耗时仅5?s。     

一种新的自缩控生成器

将钟控生成器与缩减生成器组合在一起构造了一种新的自缩控生成器,它仅由一个三元的线性反馈移位寄存器构成,文中讨论了这种新的自缩控序列的周期,线性复杂度和符号分布等性质。理论分析的结果表明自缩控序列在某些方面要优于另一自缩减序列。     

一种组合电路内建自测试的改进方法

对组合电路的测试提出了一种将确定性测试生成方法与内建自测试相结合的设计方案;设计实现了利用D算法生成的测试矢量和伪随机测试序列生成电路共同构成测试矢量生成模块,利用内建自测试方法完成可测性设计,并将两者结合得出组合电路内建自测试的改进方法;分析与实验结果表明,该方法能减少系统硬件占用,同时具有测试向量少、故障覆盖率高的特点。     

Constant error masking behavior of an internal exclusive-OR type signature analyzer due to the changed polynomial seeds

The simulation results of a linear feedback shift register based built-in self-test technique show that the error masking behavior of an internal exclusive OR type signature analysis scheme does not change due to the changes in polynomial seeds.     

一种新型非线性视频图像交叉加密算法

为了改善视频图像加密的安全和实时性能,提出了一种基于非线性的视频图像交叉加密算法。针对混沌系统中存在有限精度效应的影响和线性反馈移位寄存器生成序列的线性复杂度非常有限并且容易破解的问题,结合混沌技术和线性反馈移位寄存器技术,构造了非线性交叉加密算法的理论数学模型,阐述了算法的设计原理,介绍了实现的相关代码。通过与其他传统算法的理论分析和硬件实现的性能比较,结果表明：产生的视频图像密码序列在较低迭代次数来得到周期极大的非线性序列密码,其总体性能比可达到0．68,因此为高性能视频图像的传输提供了一种新的安全实时加密方法。