基于改进CORDIC算法的QDDS的FPGA实现及精度分析

分析了DDS原理、CORDIC原理及其一种改进方法,设计了基于改进CORDIC算法的流水线QDDS系统,在Altera公司的ACEX1K-EP1K50TC144-1芯片上予以实现,通过对数据的频谱分析验证了系统工作性能.系统输入频率控制字32位,输出幅度位数16位,最高工作频率83.33 MHz,频率转换时间440 ns,频率分辨率0.0196 Hz,杂散指标-114 dB.     

流水线CORDIC算法的FPGA实现

坐标旋转计算机（CORDIC）算法可以将多种难以用硬件电路直接实现的复杂运算分解为统一的简单移位、加法运算,然后逐次逼近结果。这种方法很好地兼顾了精度、速度和硬件复杂度,因而在数字信号处理领域得到了广泛应用。首先简要介绍了CORDIC算法的原理,然后基于现场可编程门阵列（FPGA）实现了流水线结构的CORDIC算法,仿真结果表明,其输出误差很小,与理论值基本一致。     

基于流水线CORDIC算法的数字下变频实现

数字下变频的FPGA实现通常都是基于查表的方法，为了达到高精度要求，常常需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的数字下变频实现方案，可有效地节省FPGA的硬件资源，提高运算速度。文章最后给出了该方案的精度分析和实验的仿真结果。     

基于正余弦计算的CORDIC旋转算法的改进与分析

该文提出了一种基于正余弦流水线CORDIC的模校正因子和级数部分的改进旋转算法,在FPGA仿真中给出了相关实验数据,结果证明了该方法可以有效减少流水级数,降低硬件复杂度,满足计算精度,改进引起的误差精度很小,在实际应用中可以忽略不计。     

基于CORDIC算法的流水线型DDS设计

信号源是电子系统中重要的组成部分。随着电子技术的不断发展,对信号源的要求越来越高,传统的模拟信号源已经远远不能满足要求,而直接数字合成技术的出现,给现代电子技术带来了新的生机。文章在分析了DDS原理、CORDIC算法原理的基础上,提出了一种基于CORDIC算法的全流水线型DDS结构。使用verilogHDL编写了RTL级代码,并进行了综合、布局布线、后仿真验证等。工作频率为176.65MHz,输入频率控制字为48位,输出幅度为16位,频率分辨率为6.27×10-7Hz。     

基于CORDIC算法的Hough变换及其FPGA实现

为了既能提高Hough变换的计算速度,同时能保持精度以及不大的存储量,讨论了Hough变换和CORDIC算法各自的特点,论证了用CORDIC算法实现Hough变换的可行性。研究了采用流水线构架的CORDIC算法,提出了一种基于CORDIC混合基算法的特殊处理器来计算Hough变换,使迭代次数减少1/4,并可显著改善迭代的速度。这种方法占用资源面积比较小,并且结构规则简单,适合于FPGA设计实现,具有较高应用价值。     

CORDIC算法硬件电路实现及改进

文章提出了一种新的基于CORDIC算法的硬件电路实现方法。首先介绍CORDIC算法及其原理,然后介绍了CORDIC算法的16级流水线结构硬件电路实现,最后介绍了一种新的改进型实现方法,可以有效在兼顾16级流水线结构的高实时性优点的同时,解决CORDIC算法本身对角度范围的限制问题,同时在某种意义上也降低了电路的复杂度。     

基于流水线CORDIC算法的数控振荡器

数控振荡器(NCO)的实现通常都是基于查表的方法,为了达到高精度要求,常常需要耗费大量的ROM资源去建立庞大的查找表。提出了一种基于坐标旋转算法(Coordinate Rotation Digital Compute,CORDIC)的流水线型数控振荡器的实现方法。硬件描述语言的仿真与综合结果表明,采用这种方法设计的数控振荡器精度高、误差小、结构简单,与基于查找表的数控振荡器相比,更易于ASIC实现,最后给出了该方案的仿真结果。     

基于FPGA实现改进CORDIC算法研究

传统的CORDIC算法虽然能提高相位分辨率,但是硬件资源的消耗量很大,为了解决这个问题,对传统的CORDIC算法进行了改进,主要增加了内部相位累加器的位数,同时使用两位的方向控制因子改进下级流水操作的加减,在同等硬件资源的消耗量的情况下实现了更高相位分辨率的正余弦信号的产生。通过QuartusⅡ和MATLAB验证了系统的可行性。     

CORDIC算法在正交调制技术的应用

首先介绍了CORDIC算法和正交调制技术的基本原理,对CORDIC算法的内核及前处理单元做了详细分析,给出了一种基于流水线的CORDIC算法的正交信号发生器。在传统CORDIC算法的基础之上,通过采用流水线技术和增加迭代次数,对参数进行了优化设计,提高了计算速度和计算精度,用HDL对其编程以及进行时序仿真和FPGA硬件下载实现。     

基于CORDIC算法的DDS实现

直接数字频率合成(DDS)技术在软件无线电方面有着广泛的应用,而坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)通过移位和加减运算代替乘法运算是构造DDS的一种理想的手段。介绍了CORDIC算法的基本原理,采用流水线方法对CORDIC算法进行了设计实现,用以取代传统的ROM查找表法。实验验证,基于CORDIC算法的DDS满足高速、高精度、高分辨率和实时运算的要求。     

基于MVR CORDIC算法的DDC设计与实现

介绍了基干FPGA的数控振荡器(NCO)的实现方案,基于FPGA的FIR滤波器的实现方案,MVR CORDIC算法的基本原理;给出了基于MVR CORDIC算法的DDC设计,给出了基于FPGA的DDC仿真结果并对其性能进行了分析,结果表明DDC能够高速实时稳定可靠的工作,已应用于S波段遥测中频数字化接收机系统中.     

基于改进CORDIC算法的数字预失真实现

针对传统CRODIC算法存在的角度扩展、迭代复杂度等问题,在旋转模式下提出一种改进型CORDIC算法。对于旋转角度范围的扩展,采取将向量限制在第一和第四象限,旋转最后再根据输入向量符号判断旋转角度值;对于迭代复杂度,采用跳跃旋转方式来减少迭代次数。最后在Quartus软件上实现了该改进算法,并且将改进后的CORDIC算法应用于数字预失真技术,在FPGA上设计实现。仿真与实验结果表明:与传统的CORDIC算法相比,改进算法减少了硬件的开销,运算速度和精度都有很大改进,能够快速提取预失真参数,显著提高功率放大器的线性度。     

多模式CORDIC算法结构改进与实现

本文对计算反正余弦函数的CORDIC算法的迭代结构进行了改进,并在此基础上完成多模式CORDIC算法的实现.通过重新设定初始旋转向量避免了前两级迭代,通过修改向量旋转方向的判决条件对原算法的误差进行了校正,在增加了很少资源的情况下将正余弦运算和反正余弦运算统一到同样的迭代结构中并予以实现.实现结果表明改进后的算法反正余弦运算结果有更高的运算精度,在两种运算函数都需要的应用中能够有效减少的硬件资源占用.     

基于CORDIC算法并行FFT设计与硬件实现

讨论了复杂128点FFT处理器的并行和旋转结构。VLSI实现FFT适用于超高速数据处理。随着新的VLSI技术的发展，高速处理和低功耗设计成为现实。使用CORDIC旋转处理器可以优化面积和速度的设计，在不降低数据处理速度的基础上，这种FFT仅仅使用了5．3万等效逻辑门。     

基于CORDIC算法的QAM调制器的FPGA实现

正交振幅调制技术(QAM)作为一种频带利用率较高、误码率相对较低的调制方式,被定义为很多数字通信系统的数字传输标准.QAM调制的载波信号一般采用查找表的方法,为了达到高精度的要求,需要耗费大量的ROM资源,文中提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度,同时可以实现多制式的QAM调制.最后给出了该设计方案的仿真结果,仿真结果表明,QAM调制器能产生四种调制方式的QAM信号,性能良好,迭到设计的要求.     

基于IP核的FPGA FFT算法模块的设计与实现

介绍了一种基于IP核的FFT算法的设计与实现方法。FFT IP核允许设置不同的计算参数与结构,可以方便灵活地实现FFT算法。详细分析了FFT IP核的各个参数的意义。研究结果表明,应用FFT IP核能够设计出符合不同性能要求的高性能的傅里叶变换处理模块,缩短开发周期,节约成本。