4G无线网络大容量高可靠核心技术分析

随着无线电发展,以往的无线通信技术已经难以满足人们的需求,针对这种情况4G无线网络就被提出来,但移动通信系统的容量是否可以提升并进一步扩大已经成为人们重点关注问题。为做好4G无线网络大容量高可靠核心技术研究工作,可以将AD HOC网络应用其中,通过这种方式可以实现低成本扩大容量,也可以使其更具可靠性与扩展性。     

视频压缩系统中大容量存储器的应用设计

针对视频压缩系统中要求存储器容量大、可靠性高、使用环境苛刻等特点,给出了基于半导体存储芯片K9WBG08U1M的大容量存储器的应用设计方法。该方法可以很好地满足工业控制或军事领域等恶劣环境下的使用要求。     

基于NAND FLASH的双备份数据存储器的设计与实现

针对航天飞行器恶劣的工作环境,并结合相关课题的任务要求和技术指标,设计了一种可以工作在高温、高压、高冲击、高过载环境下的数据存储装置。选用美国Xilinx公司生产的XC3S400型号FPGA作为中央控制处理器,控制AD芯片实现对4路采样频率为27KHz噪声信号的同步采集,同时控制RS-422异步串行通信接口接收一路码率为9830400bps的PCM数据流。最后将采集编码后的4路噪声信号和PCM解码数据按一定的帧格式进行混合编帧后双备份并行存入NAND型FLASH中。通过大量实验对固态存储器的各项性能进行测试,测试结果表明,固态存储器能够实现对四路噪声信号及一路PCM数据的准确采集及实时可靠存储,完全符合设计要求     

NAND存储器均衡算法的实现

文中提出了一种可用于NAND存储器的块寿命均衡算法.此算法使用简易日志系统和垃圾块回收机制,以降低极低的写入速度为代价,成功的对NAND存储器的块寿命实现了均衡管理,因而增强了存储器在嵌入式系统中的使用寿命和文件稳定性.本算法经过基于FAT文件系统的实际测试显示了较好的性能,具有很高的推广与应用价值.     

一种高可靠网络的设计与实现

为了使多应用系统在实现网络集成时,满足高生命力、高可靠性、高带宽、多业务的需求,提出一种高可靠网络的集成设计方式,核心层采用“立体”冗余的网状型结构网络,具有较高冗余和故障条件下自愈能力,接入层中取消子网。通过搭建多应用系统网络实验环境,开展透明集成方式、路由集成方式进行网络核心层集成能力的验证。根据实验结果确定适合网络核心层集成的功能性能指标,优选了透明集成方式,验证了多应用系统双层结构合理可行。网络核心层集成能力能够满足“三高一多”特性,为高可靠网络优化设计提供了技术支撑。     

一种星载NAND FLASH板级功能快速验证设计

传统板级硬件功能验证方法使用示波器或逻辑分析仪对引出管脚进行测试,灵活性差,不适用于星载大容量NAND FLASH存储阵列。提出一种通过FPGA控制NAND FLASH复位和读ID操作,并自动遍历所有存储芯片的方法,配合Chip Scope Pro工具在线仿真,实现星载NAND FLASH板级功能快速验证。实验结果表明,该方法简单有效,并可根据仿真验证结果快速做出板级功能有效性判断。     

基于AVR单片机大容量数据采集系统的设计

高速嵌入式AVR单片机广泛应用于数据采集控制系统中,但由于自身存储容量过小而不能尽其所能,外扩F lash芯片很好地解决了存储容量上的瓶颈,在提高单片机性能的同时大大降低了系统成本。基于此设计了5路A/D采集电路,同时介绍了各个芯片的特点、功能结构,并在此基础上给出了它们之间的硬件接口设计及程序设计流程。     

大容量存储器的优化设计

计算机数据总量每年以成倍的方式递增和处理器与存储器之间速度的越来越大的差距加快了对大容量存储器的研究步伐。介绍了网格计算中的网络连接存储和存储区域网络两种结构的大容量存储器,并采用了松散耦合、可动态扩展的多处理机的二维并行存储器结构和可预测的自愈技术对大容量存储器进行优化设计。     

一种小型化高可靠USB测控应答机的设计与实现

文章介绍了一种基于USB体系的星载测控应答机,通过在收发通道中使用射频集成器件、用有源滤波器来提取测距信号和遥控BPSK信号等技术方案,使其体积和重量相比传统的USB测控应答机减小了一半以上。同时,优化了锁相环环路参数,使该应答机能实现较高的锁定灵敏度和较宽的频率跟踪范围。实测结果表明,该应答机的锁定灵敏度、频率跟踪范围、遥控信道的信噪比、遥控BPSK信号保真度、主次侧音相位偏差等指标均能满足系统要求,测距性能优良。该应答机完全用模拟器件实现,抗辐照能力强,具有较高的实用价值,可广泛用于各类军用和民用卫星。     

基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。     

基于FPGA的NAND Flash ECC校验

基于Flash存储器的Hamming编码原理,在A1tera Quartus Ⅱ 7.0开发环境下,实现ECC校验功能.测试结果表明,该程序可实现每256 Byte数据生成3 Byte的ECC校验数据,能够检测出1 bit错误和2 bit错误,对于1bit错误还能找出其出错位置并予以纠正,可应用于NAND Flash读...     

一种NAND Flash控制器验证平台的设计

讨论了验证平台的设计理论、功能以及结构几方面问题,并使用硬件描述语言搭建了自检查的NAND Flash控制器验证平台,在此基础上对控制器进行了全面的功能验证过程。仿真结果验证了该方法的正确性,此方法提高了验证效率、缩短了芯片的研发周期。     

基于FPGA和NAND Flash的存储器ECC设计与实现

针对以NAND Flash为存储介质的高速大容量固态存储器,在存储功能实现的过程中可能出现的错“位”现象,在存储器的核心控制芯片,即Xilinx公司Virtex-4系列FPGA XC4VLX80中,设计和实现了用于对存储数据进行纠错的ECC算法模块。在数据存入和读出过程中,分别对其进行ECC编码,通过对两次生成的校验码比较,对发生错误的数据位进行定位和纠正,纠错能力为1 bit/4 kB。ECC算法具有纠错能力强、占用资源少、运行速度快等优点。该设计已应用于某星载存储系统中,为存储系统的可靠性提供了保证。     

基于NAND Flash的存储设备设计与实现

Flash是目前最火的存储介质,具有传输速度快、功耗小、无噪音等优点。但用于存储设备时常因片上总线的局限而性能低下。针对因总线限制Flash性能发挥的问题,设计了一种基于AXI总线的NAND Flash存储设备,所设计的存储设备具有多通道传输、流水线操作、ECC校验,以及RAID5架构存储等功能。设计分析与测试结果表明,设计的基于NAND Flash存储系统传输速度更快,系统更稳定,同时增强了存储数据的可靠性为NAND Flash存储设备的研究提供了一个新的解决方案。     

基于NAND Flash的超高速视频存储技术研究

提出了一种基于NAND Flash的超高速视频存储卡设计,存储视频流码率高达2.175 Gbit/s,可满足电影摄像机输出格式为R:G:B 4:4:4双通道HDSDI电影数字码流实时存储播放的要求.     

基于闪存的大容量存储阵列

大容量、高速度、高密度、低功耗、低成本、高可靠性和灵活性一直是星上记录设备信息存储技术的主要研究内容和追求目标。文中研究并实现了一种基于NAND型Flash的高速大容量固态存储系统,成果为实际研制应用于星的基于闪存的大容量存储器奠定了基础,具体较好的指导和借鉴意义。     

基于一种NAND闪存页缓存器设计的C/F读取算法研究

为减小共源线噪声对NAND闪存读可靠性的影响,设计了一种可实现C/F（Coarse/Fine）读取操作的页缓存器电路,并设计实现了适用于此电路的C/F读取算法,显著减小了共源线噪声.该算法通过两次子读感应读取存储单元,在第一次子读感应中分辨出阈值电压较低的存储单元并标记在页缓存器中,使其不再进行第二次子读感应,从而减小共源线噪声引起的阈值偏移.电路仿真计算表明,该支持C/F读取算法的页缓存器结构能够减小阈值偏移至少495.6mV,有效提高了NAND闪存读操作的精确性.     

一种用于3D NAND存储器的高压生成电路

设计了一种应用于3D NAND 存储器的高压生成电路,包括振荡器、时钟生成电路、新型电荷泵及反馈环路。与传统的电荷泵相比,新型电荷泵消除了阈值电压损失与衬底偏置效应,提高了升压效率。通过控制时钟的电压幅度来调节输出电压,减小了输出电压纹波。电路在0.32 μm CMOS工艺模型下进行了仿真验证。结果表明,在3.3 V工作电压下,该电路稳定输出15 V的高压,上升时间为3.4 μs,纹波大小为82 mV,最大升压效率可达到76%。该高压生成电路在各项性能指标之间取得了平衡,其突出的综合性能能满足3D NAND存储器的工作需求。     

NAND Flash与AT91RM9200的接口设计

以三星公司的与非型闪存(NAND Flash)器件K9K8G08U0A为例,介绍了NAND Flash的存储结构和接口信号以及AT91RM9200对NAND Flash的接口支持,分析了NAND Flash两种接口方式的优缺点,阐述了AT91RM9200对NAND Flash的初始化过程,重点以表格形式说明了接口时序的设计,最后对坏块的概念和ECC校验算法原理做了简单的介绍。NAND Flash的复用I/O接口为更新更高密度的器件提供了相同的引线,使得系统的扩展性大大提高。