基于FPGA的高速时钟数据恢复电路的实现

介绍了一种利用输出时钟在具有不同相位的时钟信号之间进行切换实现高速时钟恢复电路的方法。利用Altera公司Quartus软件提供的修改逻辑单元和逻辑块锁定及插入buffer的方法,消除了时钟切换产生的毛刺,弥补了不同相位时钟由于不同的传输延迟而造成的相位偏移。设计的电路实现了数字光端机要求的204．8MHz的工作频率。同时,分析了决定该电路工作频率的主要因素,通过仿真验证使用EP3C10El44C7芯片最高工作频率可以达到400MHz。     

基于FPGA的某火控雷达目标视频信息模拟

结合某火控系统所接收某雷达的视频信息的特点,对其目标视频信息模拟方法进行了研究,对目标视频信息模拟系统进行了分析与设计,利用可编程逻辑器件实现了总线控制器,并对水平扫描、垂直扫描和距离扫描模块进行了设计,结合ISE 8.1软件进行了电路功能仿真,并对软件控制时序进行了分析设计,并转化为硬件实现。仿真结果表明,该系统的设计具有可行性和有效性。     

八通道数据采集及监控系统的设计

主要以多路数据的采集及监测系统为例,介绍可编程逻辑器件在模数转换、数模转换及数据监控与处理中的设计方法。此系统由三大部分组成,其中数据处理及监控系统单元用VHDL语言进行设计,利用MAX＋PLUSⅡ软件进行电路仿真,并用CPLD硬件实现;输入单元及输出单元用ADC0809及DAC0832芯片实现。设计中采用了自顶向下的方法,将系统按逻辑功能划分模块,各模块使用VHDL语言进行设计,在ISE中完成软件的设计和仿真。     

基于PLD的纳秒级脉冲发生器

利用复杂可编程逻辑器件(PLD)集成度高、可靠性强及工作速度快的优点,设计了一种纳秒脉冲信号发生器,该发生器可以控制脉冲的输出和实现多路脉冲宽度输出。详细叙述了该发生器的工作原理和具体硬件设计,利用ISE 6.0 MoldeSim 5.7SE软件进行波形仿真,制作硬件电路版和并通过验证。设计采用了100 MHz的时钟,得到各种不同宽度的脉冲输出,最小脉冲宽度为19.8 ns,上升沿为9.7 ns。     

基于FPGA的简易数字存储示波器设计

主要以简易数字存储示波器为例,介绍可编程逻辑器件在模数转换、数模转换及数据存储与处理中的设计方法。此系统由四部分组成,其中数据处理及存储单元用VHDL语言进行设计,利用MAX＋PLUSII软件进行电路仿真,并选用FP6A硬件实现;输入单元及输出单元采用AD976及AD669芯片实现;存储器RAM采用HM6264芯片实现。设计中采用了白顶向下的方法,将系统按逻辑功能划分模块,各模块使用VHDL语言进行设计,在ISE中完成软件的设计和仿真。     

准静态单相能量回收逻辑

提出了一种新的准静态单相能量回收逻辑,其不同于以往的能量回收逻辑,真正实现了单相功率时钟,且不需要任何额外的辅助控制时钟,不但降低了能耗,更大大简化了时钟树的设计.该逻辑还可以达到两相能量回收逻辑所具有的速度.设计了一个8位对数超前进位加法器,并分别用传统的静态CMOS逻辑、钟控CMOS绝热逻辑(典型的单相能量回收逻辑)和准静态单相能量回收逻辑实现.采用128组随机产生的输入测试向量的仿真结果表明:输入频率为10MHz时,准静态能量回收逻辑的能耗仅仅是传统静态CMOS逻辑的45%;当输入频率大于2MHz时,可以获得比时钟控CMOS绝热逻辑更低的能耗.     

准静态单相能量回收逻辑

提出了一种新的准静态单相能量回收逻辑,其不同于以往的能量回收逻辑,真正实现了单相功率时钟,且不需要任何额外的辅助控制时钟,不但降低了能耗,更大大简化了时钟树的设计.该逻辑还可以达到两相能量回收逻辑所具有的速度.设计了一个8位对数超前进位加法器,并分别用传统的静态CMOS逻辑、钟控CMOS绝热逻辑(典型的单相能量回收逻辑)和准静态单相能量回收逻辑实现.采用128组随机产生的输入测试向量的仿真结果表明:输入频率为10MHz时,准静态能量回收逻辑的能耗仅仅是传统静态CMOS逻辑的45%;当输入频率大于2MHz时,可以获得比时钟控CMOS绝热逻辑更低的能耗.     

红外遥控发/收数据通信系统的EDA实现

分析了红外线遥控系统的数据编码和传输机制;设计了基于红外线的数据发送和接收系统;用VerilogHDL语言设计了信号编/解码核心电路,外围电路包括红外发/收器件、晶振、显示电路等;在ModelSim6.2仿真工具中进行了仿真测试;用Xilinx ISE9.1软件进行了综合、适配和FPGA器件下载测试,并用Agilent 16823A逻辑分析仪进行了数据采集显示验证,结果表明该电路实现了数据发送和接收功能,符合红外遥控数据传输协议.     

基于FPGA的串行接口芯片的设计与应用

介绍了一种用FPGA代替传统的串行接口实验芯片的设计方法。根据可编程串行接口芯片8251A标准及功能,划分其功能模块,使用ISE和Modelsim软件,利用VHDL语言完成了8251A的逻辑设计、功能仿真、综合实现和布局布线,使用ISE的iMPACT工具将生成的配置文件加载到实际的硬件环境中测试,验证了该方案的可行性,成功完成了串行通讯接收发送实验,提出了利用该方法在实验课程改革中的应用。     

UART微控制器设计方法及其FPGA实现

为满足FPGA与PC之间的通信需求,提出了一种FPGA的通用异步收发器设计实现方法。在Xilinx ISE 11开发平台上采用Verilog HDL硬件描述语言及其自带的IP CORE,实现了UART精确波特率时钟模块、UART发送模块和UART接收模块。并在ISE环境下进行综合建模仿真,给出各模块的仿真时序图以及综合生成的RTL图。实验通过Xilinx公司的XC2VP30 FPGA开发板对程序进行下载运行调试,与PC进行实时通信,结果表明,UART控制器工作稳定可靠,较好地实现了数据串行通信,达到预期设计要求。     

自适应有限冲激响应滤波器的FPGA实现

对于传统的固定系数滤波器,分布式算法可以利用查找表有效提高其运行速度;但是对于自适应滤波器,其系数是不断调整的,不可以直接应用分布式算法。依据分布式算法设计了一种适用于自适应滤波器的现场可编程门阵列（FPGA）实现方法,并在Xilinx公司提供的ISE软件平台上应用Verilog硬件设计语言（HDL）进行编程,利用Modelsim和Matlab软件进行了仿真。仿真结果基本一致,验证了自适应有限冲激响应滤波器的FPGA实现方法是可行的。     

基于FPGA实现的SCI接口电路IP核的设计

在某些特殊应用场合,如数据采集,现场可编程逻辑器件(FPGA)需要借助微处理器来完成与上位机的数据通信,设计基于FPGA实现的通信接口电路IP核将大大提高FPGA器件的应用灵活性。本文以SCI通信接口电路为例详细阐述了接口电路的结构、工作原理;提出了基于复杂时序电路状态机嵌套的设计思想。给出了SCI接口电路的Verilog HDL语言描述及Xilinx ISE 6．1i平台下的仿真结果     

一种DPR中总线宏的设计方法

针对传统的实现FPGA局部动态可重构中总线宏的设计方法比较复杂的问题,提出了一种Virtex-5 FPGA局部动态重构中基于Slice的总线宏的简易设计方法。在介绍总线宏基本原理的基础上,分析传统设计方法的复杂性,结合Virtex-5芯片的结构特点,以Xilinx的ISE9.1i和PlanAhead9.2.7开发软件为依托,通过宏文件获取、模块例化和连线以及放置总线宏来实现总线宏的设计。实验和仿真结果表明,该方法简单易行、灵活性强,能够工程化应用于Virtex-5 FPGA的局部动态重构设计中。     

基于Multisim7.0软件平台的电子电路设计型实验研究

介绍了EDA(电子设计自动化)技术中Multisim7.0软件平台的功能特点.利用EDA技术进行设计性实验的研究与开发,是改革传统电子电路实验教学模式的有效途径,能帮助学生掌握最先进的电子电路设计方法和技能.结合EDA技术在电子电路设计型实验中的应用实例分析,阐明了利用Multisim7.0软件平台进行电子电路设计的优越性,其方便的更改电路和元器件参数的能力,使得能够更快更好地进行电子电路设计与仿真分析,同时缩短设计电路的时间,因而是一种全新的培养学生实际动手能力的有效工具.     

MATLAB在电力电子电路仿真中的应用

MATLAB软件是当今控制系统的设计与仿真中重要的工具软件。讨论了交直流控制系统中利用Matlab／Simulink软件平台进行仿真研究的方法,具体给出了基于MATLAB软件,对直流调速系统中的转速负反馈调速系统的起动过程及其在各类扰动作用下系统的动态过程进行了仿真分析,说明了MATLAB在电力电子电路仿真中的应用;详细给出了在Matlab软件平台下如何搭建控制模型以及电力电子电路中常用的整流桥、晶闸管、交直流电动机的仿真方法。实践证明,应用MATLAB实现对电力电子电路的仿真方法简便,易于实现。     

通用的全帧型面阵CCD时序发生器设计方法

介绍了面阵CCD485的内部结构、工作模式,并给出了其基本驱动电路设计。然后通过对面CCD485驱动时序图的分析,分析了全帧型大面阵CCD 的正常工作、快速擦除、图像窗口输出和像元合并的驱动时序,提出了一种基于时序细分和有限状态机的通用型全帧型面阵CCD驱动时序发生器设计方法。该方法通过对CCD 驱动时序进行分组,将每一组时序的波形划分为若干个基本输出状态,这样CCD 各个工作阶段所需的驱动时序都可以由各基本状态组合出来,使用摩尔型有限状态机来描述,将时序驱动器进行了模块化设计。给出了各个模块的具体设计,使时序发生器的设计过程更加简单,最后采用Xilinx公司的Virtex-ⅡPro系列FPGA-XC2VP20、ISE软件平台,设计了CCD驱动时序发生器,并进行了波形仿真分析。输出信号完全满足485芯片的驱动时序要求,证明了该设计方法的有效性。     

基于FPGA的数字下变频器的设计

采用软件无线电思想,设计和实现了基于FPGA的数字下变频器,应用于数字中频接收机中,主要完成信号的下变频、多速率抽取和滤波等功能。采用自上向下的模块化设计方法,将数字下变频的功能划分为不同的模块,通过VHDL语言和IP核设计各功能模块。通过ISE和Matlab工具对数字下变频器进行了仿真设计,在FPGA硬件平台上进行了测试验证,结果表明:数字下变频器稳定可靠、通用性强、灵活性高,满足数字中频接收机的设计要求。     

以计算机仿真软件为平台的电子电路仿真设计

电子电路的学习不仅是要掌握基本原理和计算方法,更重要的是培养电路的分析、设计和开发能力。传统教学模式是理论与实践分开进行,这样学生对所学知识很难融会贯通。针对此不足,文中介绍的EWB(电子工作平台)仿真软件可以在多媒体教学实践中,结合理论教学的进程,及时利用电子设计工作平台软件EWB,在计算机上进行电路的验证、设计和仿真实验,并以实际电路为例,利用计算机的仿真技术对电路进行设计、分析和调试。该仿真软件为模拟电路和数字电路的设计和分析提供了一个新的电子平台。     

基于FPGA的快速加法器的设计与实现

加法器是算术运算的基本单元，可以有多种实现结构，采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法，对各自性能加以分析比较，在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5．2i软件环境下，采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证，在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。     

应用分布式算法在FPGA平台实现FIR低通滤波器

在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘加结构相比,具有并行处理的高效性特点。本文研究了一种16阶FIR滤波器的FPGA设计方法,采用VerilogHDL语言描述设计文件,在XilinxISE7.1i及ModelSimSE6.1b平台上进行了实验仿真及时序分析,并探讨了实际工程中硬件资源利用率及运算速度等问题。