基于Verilog HDL的MTM总线主模块有限状态机设计

针对MTM总线主模块的设计需求,在分析MTM总线通信协议基础上,给出了MTM总线主控制模块的有限状态机模型;该有限状态机作为主控制模块的核心,主要用于完成控制MTM总线的消息传送顺序;分析了MTM总线结构体系和有限状态机设计的主要方法步骤,通过QUARTUSⅡ开发平台,基于Verilog HDL语言对该有限状态机进行了设计实现与仿真验证;基于该有限状态机的MTM总线主通信模块已经设计实现,并在工程中得到应用,性能稳定。     

基于VerilogHDL的简单CPU设计

本文实现了一个基于VerilogHDL的简单CPU,系统由运算器、控制器、译码器、存储器、指令计数器五大模块构成。在对各个模块时序仿真实验的基础上,系统整体功能测试成功。系统具有良好的稳定性和灵活性,指令集易扩展。     

基于FPGA的精密离心机光栅信号细分系统

介绍一种基于FPGA的精密离心机光栅信号细分系统。说明了光栅信号的产生过程和基本处理方法,提出了一种综合EDA技术与光栅莫尔条纹电子学细分技术的设计方案。通过VerilogHDL实现该系统的主要设计,并利用ISE软件进行了仿真试验。试验表明,该系统具有捕捉速度快、跟踪精度高、相位误差小、成本低廉等特点。     

基于Verilog HDL的FPGA数字系统设计优化

文章介绍了基于FPGA的数字系统设计优化的两种重要技术：流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别。     

基于FPGA的LVDS高速数据采集系统设计

设计某型飞控组件综合测试系统过程中,对要求的LVDS信号的数据采集采用了FPGA的设计方案.系统采用高性能的Xilinx公司Virtex-5 FPGA处理芯片,板载512MB DDR2 DRAM内存,用于存储或处理各种功能子板的通信或采样数据,软件采用Verilog HDL语言,并最终在modelsim下进行了仿真.通过仿真模拟测试,证明该设计能够实现飞控组件综合测试系统对LVDS信号要求.在整个飞控测试软件中可实现寄存器和DMA收发的功能,在实际的工程应用中取得良好的效果.     

DRM系统的SHA256算法设计及FPGA实现

介绍了一种适于DRM系统的SHA-256算法和HMAC算法,给出了在FPGA上实现SHA256算法和HMAC算法的一种电路设计方案,并对算法的硬件实现部分进行了优化设计,给出了基于Altera公司的StratixⅡ系列的FPGA的实现结果。     

ARM和CPLD实现温室多路数据采集控制系统

本文针对现代温室控制中数据采集点数多的问题提出了一种基于高性能ARM控制器和CPLD的多路模拟量、数字量采集与控制系统设计方案,并给出了主要软件设计思路和仿真结果。该设计比传统的温室控制方案具有更高的数据处理能力和灵活性。     

Verilog HDL在现代EDA中的应用

本文通过一个简单的例子介绍了Verilog HDL语言的应用,对比地给出了功能仿真和时序仿真的波形,说明了实现电子电路的自动化设计（EDA）过程。     

基于FPGA的∑-ΔD/A转换器的设计与实现

数模转换器可以将一个二进制数字量转换成与该数字量成正比的电压值,可应用于可编程电压源、波形发生器等。本文采用数字化技术,用FPGA实现了一个简单的一阶8位∑-Δ型DAC,只占用几个CLB。FPGA的速度和柔性的输出结构非常适合该DAC的实现。     

一种基于CPLD的总线适配器的设计

针对AHB总线的从设备SMC（Static Memory Controller静态存贮控制器）和TW2835的并行接口的工作时序不同步的问题,设计了一种基于CPLD的总线适配器。采用xilinx公司的Xc9572xL高性能CPLD器件,基于VerilogHDL语言进行程序设计,解决了SMC和复用并行总线上的视频处理芯片TW2835时序不匹配的问题。使用ise软件进行RTL级仿真,功能仿真,时序仿真,经过验证调试得出了比较理想的结果,并成功的应用于嵌入式数字硬盘录像机的设计中。