基于FPGA的专用软件硬件化技术

介绍了一种数据传输、处理系统在现场可编程门阵列(FPGA)上的实现方法.在设计中引入了一种基于C语言的FPGA开发语言Handel-C,并且使其很好地与VHDL语言相融合,从而完成整个系统设计.本系统的实现表明,使用FPGA来实现专用软件的硬件化是可行的,可以很好地实现既定的目标.     

基于Handel-C的空间图像压缩核的CCSDS算法实现

 本文给出了一种采用Handel-C设计理念,基于CCSDS图像压缩算法的硬件图像压缩核的设计过程. 算法实现过程中充分利用Handel-C语言的硬件并行实现机制,在各个硬件模块间大量采用并行运算和流水结构,提高了芯片的处理速度. 实验数据表明,本文压缩核的设计在资源消耗和码速率两方面取得了很好的折中. 在频率为50MHz的情况下,码速率可以达到15.2Mpixels/s;在8倍压缩情况下,平均PSNR接近40dB,16倍压缩情况下,平均PSNR超过30dB.     

组合逻辑电路自动合成算法的硬件实现

根据FPGA的并行工作方式以及高速、高集成度的特点,采用Handel-C语言对改进型基因表达式克隆选择算法(IGE-CSA)进行编程.在基于FPGA的硬件平台上,实现了组合逻辑电路的自动合成.实验结果表明,采用基于FPGA硬件平台自动合成组合逻辑电路的方法,能获得更好更新颖的组合逻辑电路,同时减轻了设计者的负担,降低了组合逻辑电路的设计成本,为组合逻辑电路的自动合成方法得到实际应用提供了可能.     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法.并用FPGA硬件实现其中关键部分DCT变换.采用VHDL语言有效设计和实现DCT变换.分析与仿真结果表明:与软件实现相比.用FPGA实现水印算法具有高速实时处理的优点.因此.该设计是一种很有吸引力的硬件实现解决方案.     

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.     

基于C语言的FPGA设计

介绍了一种应用C程序直接开发FPGA的设计套件Celoxica DK1，并对其开发语言Handel-C进行了介绍。通过与VHDL语言的对比，介绍了基于C语言的FPGA开发流程。     

用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法,并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换,分析与仿真结果表明:与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。因此,该设计是一种很有吸引力的硬件实现解决方案。     

基于嵌入式微处理器和FPGA的高精度测频设计

根据等精度测频原理,设计实现了基于嵌入式微处理器SEP 3203和FPGA的测频系统,给出了系统的硬件组成和软件设计流程。在一片FPGA上实现宽范围、高集成度、高速、高精度和高可靠性的频率测量和数据处理,并和嵌入式微处理器SEP 3203实现通信,达到了将嵌入式微处理器灵活的控制功能与FPGA器件的有机结合。最后给出该设计方案的实际测量结果,达到了较高的频率测量精度。该系统已经应用于一款无纸记录仪中。     

基于SOPC的开关磁阻电机控制

本文提出了基于FPGA嵌入式系统控制开关磁阻电机(SRM)的控制方法,以微处理器软核MicroBlaze作为主控制器,以Xilinx公司提供的通用IP核设计出系统外围设备,用Verilog HDL硬件语言设计出专用的逻辑控制模块,经过CoreConnect片上总线通信链,实现了在一块FPGA芯片上完成了SRM的控制算法策略和外围接口逻辑电路,大大增加的系统的可靠性和性价比。最后以Xilinx公司SPARTAN3E系列的FPGA进行了设计,验证了设计的正确性和可行性。