GaAs集成电路辐照效应试验研究

GaAs集成电路因其良好的电性能和抗辐射能力,广泛应用于各领域,尤其是航天航空方面.电路的抗辐射能力与设计和工艺密切相关,因此对3 bit GaAs加权相加电路进行了全面的辐照效应试验技术研究,主要对该电路进行中子、γ总剂量和γ剂量率辐照试验研究,对GaAs集成电路的耐辐照性进行了探讨,为建立中等规模耐辐射GaAs IC的电路设计、工艺制造和测试技术平台奠定了基础.     

GaAs 10 bit DAC的抗辐射设计和实验

通过分析砷化镓(GaAs)器件的电离辐射剂量率辐照机理和效应,结合电路结构,描述了砷化镓10 bit数模转换器(DAC)的电离辐射剂量率辐射效应、抗辐射设计和辐照实验。在电路设计上,10 bit DAC由两个5 bit DAC组成,通过芯片内部合成10 bit DAC,有效降低了芯片面积和制造工艺难度;通过分析电路的电离辐射剂量率辐射效应,针对敏感电路进行局部电路的抗辐射设计,提高电路抗辐射能力;结合实验条件和器件引线分布,设计合理的辐照实验方案,开发辐照实验电路板,进行辐照实验,获得科学的实验结果,验证电路的抗辐射能力。实验结果表明该数模转换器能够抗3×1011rad(Si)/s剂量率的瞬时辐照。     

抗辐射数字电路加固技术研究

文章对电路抗辐射的机理进行了研究,提出了几种提高数字电路抗辐射能力的方法:通过工艺控制减小辐射后的背栅阈值电压漂移,通过版图增加体接触、采用环型栅等结构提高单元的抗辐射能力,通过对电路关键节点的加固提高整体电路的抗辐射能力。为了验证加固方法的可靠性,设计了一款电路进行抗总剂量、抗瞬态剂量率、抗中子辐射、抗单粒子辐射等多种试验。通过辐照试验结果可以看到,采用抗辐照方法设计的电路具有较强的抗辐照能力,为今后抗辐照电路的研制和开发奠定了坚实的基础。     

微电子器件抗辐射加固技术发展研究

对微电子器件抗辐射加固的发展态势进行了分析研究。目前,对微电子器件进行抗辐射加固的主要技术是抗辐射加固设计和抗辐射加固工艺;微电子技术的进步促进了抗辐射加固的新设计技术、新工艺技术、封装技术和试验手段不断发展,刺激了完整有效的设计、验证体系和制造能力的形成;领先国家的技术发展重点在于加强设计、工艺、制造领域的抗辐射加固能力,提升微电子器件的抗辐射加固指标、容错能力和高可靠性品质。研究结果对建立完整的抗辐射加固体系,加速抗辐射加固技术发展具有一定的参考价值。     

抗辐照标准单元库验证方法研究

对抗辐照单元库的验证方法进行研究。以0.5μm抗辐照单元库为例,研究抗辐射单元库的验证方法。设计了一款验证电路,对单元库进行验证,单元库功能和性能满足设计要求,抗辐射能力达到500 krad(Si)。     

CNTFET器件及电路辐射效应研究进展

简述了碳纳米管场效应晶体管(CNTFET)中作为沟道材料的碳纳米管的基本辐射效应原理及其在抗辐射领域的优势,总结了近年来CNTFET在辐射效应机理和加固领域的研究进展。介绍了不同辐射条件在碳纳米管材料和不同结构的CNTFET中诱发的位移损伤效应机理,重点介绍了电介质是影响器件总剂量效应的主要因素,辐射环境也是影响器件辐照后性能变化的重要因素,并针对这两点总结了加固方法及器件和电路的设计,对国内外研究中不同结构的电路的抗辐射能力进行评述。最后介绍了器件受单粒子效应影响的机理,对比了碳基晶体管器件和硅基晶体管器件的抗辐射能力,并展望了CNTFET及其电路的未来太空应用发展。     

一种抗辐射加固检错纠错电路的设计

分析了电子元器件在空间辐射影响下的一些性能变化,设计了一种应用于星载计算机数据管理系统的抗辐射加固检错纠错电路.重点介绍了逻辑设计、版图设计和抗辐射加固设计.电路采用商用标准CMOS工艺加工,使用版图级、单元级和电路级等多层次的0.5 μm综合体硅加固技术,提高了抗辐射能力.试验结果表明,电路的抗辐射总剂量最高可达3.6 kGy(Si).     

一种抗辐射加固小功率开关电源的设计

介绍了一种隔离型抗辐射加固小功率开关电源的设计,重点介绍了CMOS脉宽调制器的抗中子、总剂量措施和变压器的设计。电路采用单端反激、磁隔离反馈工作方式;通过线路补偿和工艺上的加固设计,使电路的抗辐射水平达到要求。辐照测试结果证明了设计的正确性。     

光纤抗辐射性能研究回顾与展望

对光纤所受辐照类型及辐射损伤进行了总结分类,归纳了辐照条件与光纤抗辐射性能之间的关系,概述了常见掺杂对光纤抗辐射性能的影响,就光纤抗辐射性能研究现状进行了综合评述,并对该领域今后的发展提出了几最建议.     

日盲紫外焦平面探测器的抗辐射加固设计

设计了一款320×256元抗辐射日盲紫外焦平面阵列探测器,重点针对探测器的读出电路版图、积分开关偏置点、探测器芯片外延结构及器件工艺开展了抗辐射加固设计。对加固样品开展了γ总剂量和中子辐照试验和测试,试验结果表明样品的抗电离辐照总剂量达到150krad(Si),抗中子辐照注量达到1×10¹³n/cm²(等效1MeV中子),验证了抗辐射加固措施的有效性。     

一种抗辐照1553总线收发器设计

针对宇航用高抗辐照能力1553B总线应用领域,需要设计具有高可靠性和高抗辐照性能的1553B总线收发器。为了实现这一要求,提出了一种电压模形式的总线收发器系统结构,并根据应用环境采用逻辑加固和版图优化加固技术,有效提高了电路的抗辐照能力,设计出了高抗辐照性能的总线收发器电路。电路采用0.6μm CMOS工艺流片,通过测试电路性能指标符合设计要求。     

一种抗辐射LVDS驱动电路IP设计

低压差分信号(Low Voltage Differential Signaling,LVDS)在航天通讯领域有着广泛的应用,为解决LVDS驱动器电路在宇宙辐射环境中的单粒子闩锁和总剂量问题,给出了低成本抗辐射解决方案,提出了一种改进结构的抗辐射加固技术,不仅解决了现有工艺下带隙基准电路的温漂问题,而且还可以利用设计的抗辐射单元库来满足抗辐射加固要求,简化了电路设计。基于0.18μm CMOS工艺模型库,利用Hspice进行仿真,该电路传输速率达到400 Mb/s,具有抗单粒子特性,满足航空航天领域对抗辐射LVDS驱动电路的使用要求。     

基于130nm PD-SOI工艺存储单元电路的抗辐射加固设计

基于130 nm部分耗尽绝缘体上硅(SOI) CMOS工艺,设计并开发了一款标准单元库.研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计.提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置.对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比.测试结果显示,应用DICE加固的存储单元电路在99.8 MeV ·cm2 ·mg_1的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm2·mg_1和99.8 MeV·cm2·mg_1两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁.结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力.     

一种辐照加固的航空总线收发器电路设计

文章分析了电子元器件在空间辐照影响下的一些性能变化,考虑实际使用环境,设计了一种辐照加固的航空总线收发器电路。该电路主要实现在航空总线与协议处理电路之间信号转化的功能。与以往的双极工艺不同,文中所述的电路采用CMOS工艺结构,在实现高驱动能力、低噪声等性能的同时,降低了功耗。此外,还对电路结构进行改进,综合考虑了芯片面积等指标,选择采用体硅加固方式,有效提高了电路抗辐照的能力。收发器电路采用中微晶园单多晶双铝1．0μm工艺流片,面积约为6．45mm×6．55mm,经实验测试表明,电路抗辐照总剂量能力达到300kRad（Si）．     

集成电路总剂量加固技术的研究进展

对集成电路总剂量加固技术的研究进展进行了分析。集成电路技术在材料、器件结构、版图设计及系统结构方面的革新,促进了总剂量加固技术的发展。新的总剂量加固技术提高了集成电路的抗总剂量能力,延长了电子系统在辐射环境下的使用寿命。文中总结了近年来提出的新型的总剂量抗辐射加固技术,如采用Ag-Ge-S、单壁碳纳米管材料(SWCNT)、绝缘体上漏/源(DSOI)器件结构、八边形的门(OCTO)版图、备用偏置三模块冗余(ABTMR)系统等加固方法,显著提高了器件或电子系统的总剂量抗辐射能力。研究结果有助于建立完整的总剂量加固体系,提升抗辐射指标,对促进总剂量加固技术的快速发展具有一定的参考价值。     

基于单片机的LED汉字显示屏设计与制作

基于单片机(AT89C51)介绍了一种简单的16×16 LED汉字显示屏的设计与制作过程,内容包括LED汉字显示屏的硬件电路、PCB设计、汇编语言程序设计与调试等方面,涉及到单片机电子产品设计与制造过程中的各个环节,能帮助广大电子爱好者了解汉字的点阵显示原理,认识单片机的基本结构、工作原理及应用方法,并提高单片机知识技术的运用能力。     

光MOS固体继电器抗电离辐射研究

分析了光MOS固体继电器在电离辐照条件下的失效模式,并针对组成器件的不同元器件提出了抗辐射的设计方案。采取了包括优化材料、合理设计器件结层厚度、选用抗辐射能力强的钝化膜等工艺技术制作样品,并通过试验对比确认了抗辐射方案的有效性,结果表明,器件抗辐照能力大于30krad（Si）,能够满足对星用光MOS固体继电器抗辐射能力的要求。     

基于ARM嵌入式系统实验平台的研制

为解决嵌入式系统教学实验平台主要以培养软件编程能力为主的缺点,提出了基于ARM的实验平台在设计时采用一些外围接口电路分离设计的技术.他不仅可以让学生进行软件编程的实验,还可以让学生进行简单硬件电路设计实验,培养他们的硬件设计能力.实验平台便于学生完整学习32位嵌入式系统开发过程,掌握当前实际应用的主流技术.     

基于Multisim7.0软件平台的电子电路设计型实验研究

介绍了EDA(电子设计自动化)技术中Multisim7.0软件平台的功能特点.利用EDA技术进行设计性实验的研究与开发,是改革传统电子电路实验教学模式的有效途径,能帮助学生掌握最先进的电子电路设计方法和技能.结合EDA技术在电子电路设计型实验中的应用实例分析,阐明了利用Multisim7.0软件平台进行电子电路设计的优越性,其方便的更改电路和元器件参数的能力,使得能够更快更好地进行电子电路设计与仿真分析,同时缩短设计电路的时间,因而是一种全新的培养学生实际动手能力的有效工具.