三值绝热多米诺加法器开关级设计

通过对绝热多米诺电路和加法器的研究,该文提出一种新颖低功耗三值加法器的开关级设计方案。该方案首先利用开关-信号理论,结合绝热多米诺电路结构特点,推导出三值加法器本位和电路与进位电路的开关级结构式,由此得到一位三值加法器单元电路;然后通过单元电路的级联得到四位三值绝热多米诺加法器;最后,利用Spice软件对所设计的电路进行模拟,结果显示所设计的四位三值绝热多米诺加法器具有正确的逻辑功能,与四位常规多米诺三值加法器相比,能耗节省约61%。     

绝热电路三要素理论及其应用

本文在研究多值电路三要素理论基础上提出绝热电路通用理论，即绝热电路三要素（信号、网络、负载）理论。应用此理论，设计了三种典型的绝热电路（逐级级联收缩结构、可逆逻辑结构和交叉存贮结构），验证了该理论的正确性；然后进一步依此理论设计了一种新颖的采用二相功率时钟的交叉存贮型绝热电路一钟控传输门绝热逻辑（Clocked Transmission Gate Adiabatic Logic，CTGAL）电路。最后用计算机验证了根据绝热电路三要素理论设计的CTGAL电路具有正确的逻辑功能和明显的低功耗特性。     

基于CTGAL电路的绝热4-2压缩器和乘法器设计

通过对并行乘法器和钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,CTGAL)电路工作原理及结构的研究,提出了基于CTGAL电路的绝热4-2压缩器的设计方案,与传统CMOS逻辑的4-2压缩器相比,此压缩器节省平均功耗约87%.在此基础上,进一步设计了4×4位绝热乘法器,HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的能量恢复特性.     

基于时序特征的三值施密特电路设计原理

本文分析了三值施密特电路工作过程中的时序特征,并利用时序电路的设计方法,提出三值施密特电路的设计方案,ＰＳＰＩＣＥ模拟证明了所设计的电路具有正确的施密特电路特性。     

二值、多值和绝热电路通用的电路理论

本文提出二值、多值和绝热电路通用的电路理论,即电路三要素(信号,网络和负载)理论.为此首先提出普适的N+1值代数,推出网络转换定理和常用公式,用来直接由多值函数或触发器的特征方程推出它们的元件级结构.当N充分大时该理论可推广到绝热电路,从而在绝热约束条件下完成绝热电路定量分析与综合,用于诸如交叉耦合绝热触发器和绝热同步时序电路,由计算机模拟检验其正确性.     

基于DSP处理器的加法器的设计

从延迟、功耗、面积等方面对加法器的实现方式性能的比较，适应兼容TMS320C54XDSP处理器的高速、低功耗的需要和结构特点，而采用超前进位加法器的两种设计方案，通过两种方案性能对比和结果分析，最终采用4位一组的分组结构．完成了DSP处理器的40位加法器的设计。     

基于多值开关-信号理论的三值低功耗动态异或/同或电路设计

通过对多值开关-信号理论(Multiple-value Switch-signal Theory,MST)和三值异或/同或(XOR/XNOR)电路工作原理的研究,本文提出具有预充电功能的三值低功耗动态异或/同或电路的设计方案.该方案通过在预充电阶段将输出信号预充至逻辑值"1",避免电路级联电荷再分配;采用开关级逻辑结构消除输出悬空态,保证输出信号具有完整的逻辑摆幅和高噪声容限.PSPCIE模拟验证所设计电路逻辑功能正确,低功耗特性明显.     

三值电路和电路三要素理论

本文基于四值代数,提出三值电路的统一理论电路三要素(信号,网络和负载)理论,该理论表明:门级与开关级电路间,开关级电路结构间,动态与静态电路间存在简单的转换关系,依照这个关系很容易由三值函数式设计出三值电路,尤其能基于一个电路方程同时推出三值动态和静态电路。     

三值绝热多米诺文字运算电路开关级设计

通过对绝热多米诺电路和多值电路的研究,提出一种新颖的低功耗三值文字运算电路的开关级设计方案。该方案首先通过开关—信号理论推导出逻辑0和2的文字运算电路开关级结构式及电路;然后利用三种文字运算之间互斥与互补的约束关系得到逻辑1的文字运算输出信号,同时通过波形转换电路使电路的输出转换为较规则的缓变梯形波;最后利用Spice软件对所设计的电路进行仿真,结果显示所设计的三值绝热多米诺文字运算电路具有正确的逻辑功能,与常规多米诺三值文字运算电路相比,能耗节省约39%。     

三值电路和电路三要素理论

本文基于四值代数,提出三值电路的统一理论－电路三要素（信号,网络和负载）理论,该理论表明,门民开关级电路间,开关级电路结构间,动态与静态电路间存在简单的转换关系,依照这个关系很容易由三值函数式设计出三值电路,尤其能基于一个电路方程同时推出三值动态和静态电路。     

基于单电子晶体管的动态全加器电路设计

基于单电子晶体管的I-V特性,运用CMOS动态电路的设计思想,提出了一种基于单电子晶体管的全加器动态电路,利用SPICE对设计的电路进行了仿真验证,分析了电荷分享问题.相对于静态互补逻辑电路的设计方法,基于单电子晶体管的动态逻辑电路不仅克服了单电子晶体管固有的电压增益低的缺点,而且器件数目也大幅减少.多栅SET的使用可以减少电荷分享问题对动态电路的影响.     

量子三值全加器设计

量子多值加法器是构建量子多值计算机的基本模块.通过认真分析三元域上加法的运算规则及带进位加法的真值表,通过设置扩展三值Toffoli门的控制条件有效实现一位加法在各种情况下的进位,利用三值Feynman门实现一位加法的求和运算,由此设计出一位量子三值全加器,再利用进位线将各位量子全加器连接起来构造出n位量子三值全加器.与同类电路相比,此量子全加器所使用的辅助线及量子代价都有所减少.     

基于绝热逻辑的低功耗乘法器电路设计

基于绝热开关理论的能量回收逻辑与传统的静态CMOS逻辑相比,能够大大减少电路的功率消耗。这里介绍了一种使用单相正弦电源时钟的能量回收逻辑,分别用静态CMOS逻辑和这种能量回收逻辑设计,并仿真了一个两位乘法器电路,比较了这两种电路的性能。研究表明,采用能量回收逻辑设计的乘法器显著降低了电路的功率消耗。     

三值钟控绝热静态随机存储器设计

通过对多值逻辑、绝热电路和三值SRAM结构的研究,提出一种新颖的三值钟控绝热静态随机存储器(SRAM)的设计方案。该方案利用NMOS管的自举效应,以绝热方式对SRAM的行列地址译码器、存储单元、敏感放大器等进行充放电,有效恢复储存在字线、位线、行列地址译码器等大开关电容上的电荷,实现三值信号的读出写入和能量回收。PSPICE模拟结果表明,所设计的三值钟控绝热SRAM具有正确的逻辑功能和低功耗特性,在相同的参数和输入信号情况下,与三值常规SRAM相比,节约功耗达68%。     

Design of ternary clocked adiabatic static random access memory

Based on multi-valued logic,adiabatic circuits and the structure of ternary static random access memory (SRAM),a design scheme of a novel ternary clocked adiabatic SRAM is presented.The scheme adopts bootstrapped NMOS transistors,and an address decoder,a storage cell and a sense amplifier are charged and discharged in the adiabatic way,so the charges stored in the large switch capacitance of word lines,bit lines and the address decoder can be effectively restored to achieve energy recovery during reading and writing of ternary signals.The PSPICE simulation results indicate that the ternary clocked adiabatic SRAM has a correct logic function and low power consumption.Compared with ternary conventional SRAM,the average power consumption of the ternary adiabatic SRAM saves up to 68%in the same conditions.     

一种静态电路兼容的4GHz 64位动态加法器设计

设计了一个与静态电路兼容的64位动态加法器,采用嵌入逻辑的动态触发器,以及多相位时钟技术,实现了与上、下级静态电路的接口.在加法器内部采用稀疏先行进位策略平衡逻辑路径长度以降低内部负载,提高性能.在STMicro90nmCMOS工艺下,该加法器可工作在4GHz时钟下,功耗45.9mW.     

量子全加器设计

量子全加器是量子计算机的基本单元,为了减少能耗,降低构造成本及物理实现难度,本文提出一种新型n位量子全加器,使用3n个CNOT（Controlled NOT）门和2n-1个Toffoli门实现n位量子加减法,采用超前进位方式,不含进位输入,通过最高溢出标志位判断加法的进位和减法的正负号,标志位不参与高低位计算,不增加电路延时,适合n位量子并行计算.随机生成4、8、16和32位数分别进行加减仿真操作,验证了全加器的正确性.该全加器量子代价较低,结构简单,有利于提高集成电路规模和集成度.     

钟控传输门绝热逻辑电路和SRAM的设计

本文利用NMOS管的自举效应设计了一种新的采用二相无交叠功率时钟的绝热逻辑电路——钟控传输门绝热逻辑电路,实现对输出负载全绝热方式充放电.依此进一步设计了一种新型绝热SRAM,从而可以以全绝热方式有效恢复在字线、写位线、敏感放大线及地址译码器上的大开关电容的电荷.最后,在采用TSMC 0.25 μ m CMOS工艺器件参数情况下,对所设计的绝热SRAM进行HSPCIE模拟,结果表明,此SRAM逻辑功能正确,低功耗特性明显.