一种CMOS锯齿波振荡电路的设计

以比较器为核心电路,并采用恒流源充放电技术,设计了一种基于1.2 μmCMOS工艺的锯齿波振荡电路.并利用Cadence SpectreS仿真工具对电路进行了仿真模拟,结果表明,锯齿波信号的线性度较好,同时其信号振荡频率随电源电压的变化和温度的变化很小,性能良好,可广泛应用在PWM等各种电子电路中.     

一种CMOS锯齿波振荡电路的设计

以比较器为核心电路,并采用恒流源充放电技术,设计了一种基于1．2μmCMOS工艺的锯齿波振荡电路,并对其各单元组成电路的设计进行了阐述。同时利用Cadence SpectreS仿真工具对电路进行了仿真模拟,结果表明,锯齿波信号的线性度较好,同时在电源电压5．0V左右,信号振荡频率变化很小;在27℃到55℃的温度范围内,信号振荡频率变化也很小。可见在适当的电源电压和温度变化范围内,振荡电路的性能较好,可广泛应用在PWM等各种电子电路中。     

一种基于内部迟滞比较器的新型RC振荡器

提出并设计了一种新型RC振荡器,采用3.3 V CMOS工艺实现.与传统的基于外部迟滞比较器的原理不同,该RC振荡器巧妙地基于内部正反馈的迟滞比较器设计而成.它具有电路结构简单,芯片面积小,成本低廉的优点,而且可以根据不同的控制信号,工作于高频2.5 MHz或低频135 kHz.仿真结果表明,该电路符合设计指标.     

一种新型的高精度迟滞比较器

基于0.18 μm CMOS工艺,提出了一种补偿电流型高精度迟滞比较器。利用两个工作在线性区的MOS晶体管间的电流差产生一个补偿电流源,将补偿电流源应用于传统内部迟滞比较器中,对迟滞电压中工艺和温度的相关项进行补偿,以获得低温漂的高精度迟滞电压。仿真结果表明,该迟滞电压具有非常低的温度系数,当迟滞电压为149.94 mV、温度从-40 ℃变化至125 ℃时,迟滞电压仅变化1.3 mV,变化幅度仅为0.87%。     

一种自适应迟滞性比较器的设计

设计了一种由滤波器和迟滞比较器构成的传输频率信号电路。设计使用滤波器将输入信号改变适当的相位作为迟滞比较器标准端的信号,而原信号输入比较器的另一端。那么由于迟滞比较器标准端的电压同时随输入信号改变。电路对不同的信号有一定的适应能力。即对不同的输入信号,不需要另外确定标准端的电压。简化了电路,提高了可靠性。同时滤波器的加入使电路同时获得频率选择的能力。仿真证明了电路的可行性。     

一种高速低功耗迟滞CMOS比较器的分析与设计

文章分析设计了一种具有内部迟滞效应的高速低功耗CMOS比较器,该比较器采用前置放大级、正反馈级和输出驱动级级联的结构,实现了对增益、速度和功耗的优化.电路的内部迟滞效应有效的实现了对噪声信号的抑制.采用0.35μm CMOS工艺的仿真结果表明,该比较器在3.3V的供电电源下可达到100MHz的工作速度.在20MHz的采样速率下具有0.2mW的功耗.芯片测试结果表明各项性能指标均达到了设计要求.     

一种适用于DC/DC开关电源芯片的锯齿波振荡器设计

应用于手机等通信电子产品电源系统的DC/DC开关电源变换器芯片,要求具有高性能的锯齿波振荡器.鉴于此要求,设计了一款具有级冲放电电容的高性能锯齿波振荡器.基于华润上华CSMC 0.5 μmBiCMOS工艺库,利用Cadence Spectre软件进行电路仿真,在芯片系统典型应用环境下仿真得到锯齿波振荡频率为5 MHz,信号幅值为0～3 V.频率随电源电压在2.7～5.5 V变化范围和温度在-20～100 ℃变化范围而产生的偏移在±4%以内.该锯齿波振荡器的性能良好,已经成功应用于一款DC/DC降压开关电源芯片的设计之中.     

一种高精度动态CMOS比较器的设计与研制

比较器的设计对于A／D、D／A转换器的精度至关重要。为满足14位高分辨率A／D转换器的需要，设计了一种高精度动态CMOS比较器，采用二级差分比较和一级动态正反馈latch结构实现了高比较精度。预增益和Latch级的应用降低了功耗。设计中充分考虑了工艺离散性和使用环境温度与电源变化的影响，保证了成品率和电路在变化工作环境下性能指标的实现。仿真结果表明，设计的高速动态比较器LSB（Least Significant Bit）为±0．15mV，输入动态范围为VSS-VDD（VSS为地电压，VDD为电源电压），相应于14位比较精度。功耗6．28mW，工作频率3．6MHz。电路用0．6μm双层金属、双层多晶硅CMOS工艺实现。     

基于迟滞比较器的过热保护电路设计

为了防止芯片过热,提高芯片可靠性和稳定性,采用0.5μm CMOS工艺,设计了一种具有迟滞比较器的过热保护电路。由于采用了折叠式运放,使得比较器输入范围更大,灵敏度和迟滞性能更好。利用Cadence Spectre仿真工具对电路进行了仿真,结果表明电源电压为4.5～7 V时,过温保护阈值变化量极小,表现出输出信号对电源的良好抑制。当温度超过130℃时,输出信号翻转,芯片停止工作;温度降低至90℃时,芯片恢复工作。此电路可以通过调整特定管子的尺寸而控制两个阈值电压的大小,从而避免热振荡的发生。     

一种迟滞比较式的FPGA过零检测电路

傅里叶干涉仪中的动镜电机控制系统采用激光干涉的方案测量电机速度,此时需要对干涉信号进行过零检测,已得到速度方向信号.根据迟滞比较器的原理,提出了一种数字过零检测电路的设计方案.该设计有效地解决了过零检测中的抖动等问题,提高了抗干扰性和检测精度.基于FPGA开发环境,研究了两种不同的实现方式来实现该电路,各有其特点,并通过实验测试其工作性能.实验结果证明,该方案结构简单、过零检测准确、工作稳定可靠.     

基于迟滞电压比较器的冰箱自动除霜电路研究

社会的飞速发展给我们的生活带来了更多的便利,冰箱成为居家生活不可缺少的电器。无霜冰箱因为其便捷的特性,深受广大消费者的喜爱,目前市面上常见的无霜冰箱里面都有机械或电子的化霜系统,文章对无霜冰箱的自动除霜系统进行分析。     

基于DA1230的锯齿波信号发生器的设计

信号发生器作为常用的信号源,被广泛的应用在生产实践、通信、电子测量系统及教学实验等领域。因此,如何设计经济且高效的信号发生器已成为电子测试领域的热点问题。本文采用AT89C51作为主控制器,利用DA1230将数字信号转换成模拟信号来实现锯齿波的产生。本文要求该系统产生的锯齿波幅值为0V-5V,频率为100Hz-1000Hz可调,幅值及频率实时显示。     

Fast tunnel diode comparator with controlled hysteresis

A modified form of an earlier high-speed tunnel diode-transistor comparator is described. This comparator is expected to operate at frequencies greater than 800 MHz with a well-controlled hysteresis and temperature insensitive threshold levels.     

Wien-bridge chaotic circuit with comparator

A Wien-bridge-based circuit generating chaotic oscillations has been designed and investigated both numerically and experimentally. The oscillator contains an operational amplifier, a Wien-bridge used as a resonance loop, an additional RC inertial circuit, and a comparator employed as a nonlinear device. The waveforms and the Lyapunov exponents are presented. The synchronisation properties have been investigated     

适用于D类音频功放的动态迟滞PWM比较器

系统介绍了基于PWM（Pulse Width Modulation）调制的D类音频功率放大器的原理及特点。针对传统比较器迟滞固定的不足,通过引入两路电流反馈,设计了一种新颖的动态迟滞PWM比较器。同等分辨率下,其抗噪声能力远好于传统的比较器。电路的设计基于TSMC 0.6umBCD工艺。Spectre仿真结果表明,在载波以及输出的不同状态下,比较器的迟滞在20mV与80mV之间切换,并且其增益高达79dB,单位增益带宽大于10MHz。     

一种集成轨到轨比较器电路设计

传统比较器在其输入电压过高或过低时,输入MOS对管将进入截止区,从而使电路无法正常工作。本设计采用轨到轨放大器技术,使比较器在输入电压满摆幅时都能正常工作,增加了输入电压的范围。本文基于0.18μm COMS工艺完成电路的设计,并使用Spectre进行电路仿真。结果表明,在电源电压为1.8V时,电路静态功耗为360μW,电压比较精度为80μV,时延为13.2ns。     

A convex macromodeling of dynamic comparator for analog circuit synthesis

Equation-based circuit optimization using geometric programming (GP) is a promising analog and mixed-signal design framework that is inherently capable of hierarchical design synthesis. By taking a dynamic comparator as a test vehicle, this paper presents a reduced-complexity cell-level macromodeling method compatible with equation-based circuit optimization using GP. A key contribution of this paper is the demonstration of the complexity-reduction method in creating a convex, empirical, and cell-level macromodel. The variable space reduction is guided by the 1st-order modeling obtained from fundamental understandings on the circuit behavior. The proposed modeling is ideally applicable to create a macromodel exhibiting nonlinear behaviors in time-domain, which are not readily captured in a traditional equation-based modeling approach. The numerical experiment using a dynamic comparator in 0.13 μm CMOS process as a test vehicle indicates that the modeling errors for major performance metrics are less than 5 %, while obtained Pareto-front tradeoff provides useful design guidelines on the architecture-level design exploration.     

基于自旋电子学的太赫兹波产生方法

自旋电子学的某些物理现象,如交换型磁振子、反铁磁共振、超快自旋动力学等,其特征频率刚好处于太赫兹频段。利用相应的自旋电子学现象和原理,研究人员发现和建立了若干新型的太赫兹波产生方法,为新型太赫兹源的实现和发展提供指导方向。这些新型产生方法有:a)自旋注入产生太赫兹波;b)基于反铁磁共振的太赫兹波产生;c)基于超快自旋动力学的太赫兹波产生。理论及实验结果表明,基于自旋电子学的太赫兹产生方法具有较大的潜力,有望推动太赫兹技术的发展。