一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.     

1200 V功率MOS栅驱动集成电路的设计

文章在国内首次设计并研制出1200V功率MOS栅驱劝集成电路。该电路最高偏置电压(Voffset(max))为1200V，最大输出峰值电流为1A，最高工作频率100kHz，温度范围-55～125℃，可同时驱劝系统中用于三相图腾柱式输出的高低端功率器件，是SPIC的一种典型电路。     

BCD工艺的外延层最佳参数选择

智能功率集成电路SPIC是把低压控制和功率输出集成在同一芯片上,在电路内部实现具有防止短路,过载,高温和过大功率等功能.对于较低电压使用的SPIC,通常采用PN结隔离技术,集成双极型的CMOS和DMOS的器件结构,即所谓BCD技术,在工艺上就要实现双极型,CMOS和DMOS的工艺兼容.在这个兼容工艺中,选择外延层电阻率和厚度是个     

CoolMOS导通电阻分析及与VDMOS的比较

为了克服传统功率MOS导通电阻与击穿电压之间的矛盾,提出了一种新的理想器件结构,称为超级结器件或CoolMOS,CoolMOS由一系列的P型和N型半导体薄层交替排列组成.在截止态时,由于p型和n型层中的耗尽区电场产生相互补偿效应,使p型和n型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降.导通时,这种高浓度的掺杂使器件的导通电阻明显降低.由于CoolMOS的这种独特器件结构,使它的电性能优于传统功率MOS.本文对CoolMOS导通电阻与击穿电压关系的理论计算表明,对CoolMOS横向器件:Ron·A=C·V2B,对纵向器件:Ron·A=C·VB,与纵向DMOS导通电阻与击穿电压之间Ron·A=C·V2.5B的关系相比,CoolMOS的导通电阻降低了约两个数量级.     

智能型高压SENSFET器件的设计分析和实现

基于JFET原理,采用Double RESURF技术,对SENSFET的降场层注入剂量、始点位置和长度以及Nwell注入剂量等进行优化设计,得到了耐压730V、JFET线性区电阻为7.2×105Ω·μm的智能高压SENSFET器件.流片结果表明,器件宽度为75μm情况下,SENSFET的击穿电压为700V,线性区电阻为10kΩ.设计分析和实验结果吻合得很好.借助该SENSFET器件可以很好地实现智能功率集成电路中高压器件的信号检测和电路的自供电功能.     

一种GaN半桥驱动器电平移位电路设计

GaN半桥输出点电压在死区时间为负值,给GaN功率器件栅极驱动电路信号通信带来了挑战.通过研究驱动器电平移位锁存电路工作状态与半桥功率级输出节点电压跳变、死区时间负压之间的相互影响,设计了一种新型的零静态功耗电平移位电路及其误触发消除电路.电路采用100 V BCD 0.18μm工艺设计,在输入电压100V、开关频率5...     

智能型高压SENSFET器件的设计分析和实现

基于JFET原理,采用Double RESURF技术,对SENSFET的降场层注入剂量、始点位置和长度以及Nwell注入剂量等进行优化设计,得到了耐压730V、JFET线性区电阻为7.2×105Ω·μm的智能高压SENSFET器件.流片结果表明,器件宽度为75μm情况下,SENSFET的击穿电压为700V,线性区电阻为10kΩ.设计分析和实验结果吻合得很好.借助该SENSFET器件可以很好地实现智能功率集成电路中高压器件的信号检测和电路的自供电功能.     

2.45 GHz高线性功率放大器设计

基于SMIC 0.18 μm RF-CMOS工艺,实现了一种工作于2.45 GHz的功率放大器,给出了电路仿真结果和电路版图.电路采用两级放大的结构,分别采用自偏置技术和电阻并联负反馈网络来缓解CMOS器件低击穿电压的限制,同时保证了稳定性的要求.为了提高线性度,采用一种集成的二极管线性化电路对有源器件的输入电容变化提供一种补偿机制,漏端的LC谐振网络和优化的栅偏置用来消除由跨导产生的非线性谐波.在3 V电源电压下,放大器功率增益为23 dB,输出1 dB压缩点约为25 dBm,对应的功率附加效率PAE可达35%.     

单相有源功率因数校正电路的设计与仿真研究

论述了单相功率因数校正(APFC)的原理和方法,通过采用Boost型DC-DC变换器作为功率级,UC3854芯片控制PWM的占空比,并直接驱动MOSFET,使输入电流跟踪输入电压,以提高功率因数。根据设计目标要求对1.2kW平均电流控制的单相Boost功率因数校正电路的主电路及UC3854外围电路参数进行了设计和计算,使功率因数达到了0.9984,并在Orcad环境下进行仿真研究,取得了理想的效果。文中的设计方法和思路对于中小功率直流电源的APFC设计具有一定的借鉴作用。     

M级交错N重开关并联移相驱动的单相功率因数校正器

对于单相交流电源供电的大功率家用变频空调、通讯电源等用电设备,需要采用大功率单相功率因数校正器,如多级交错APFC或在单级APFC中采取多个功率器件并联。本文提出和理论分析了一种M级交错、N重开关并联且所有功率器件移相驱动的APFc（MXNAPFC）,分析了其电路结构和工作原理．包括电压变比、纹波电流、驱动方法和控制方...     

一种应用于CAN总线芯片的过压保护电路设计

为解决传统过压保护电路功耗大、易受干扰的问题,基于0.25μm CMOS工艺设计并实现了一种应用于控制器局域网络(CAN)总线芯片的过压保护电路。其作用是当芯片端口电压高于电源电压或低于地(GND)电平时为芯片提供保护信号,阻止电流倒灌入芯片。在3.3 V电源电压下,该电路具有迟滞功能,防止其受到噪声干扰反复打开和关闭芯片。仿真结果表明,端口电压高于3.55 V时电路提供保护信号,重新下降至3.35 V后系统恢复工作;同理,端口电压低于-0.25 V时电路提供保护信号,重新上升至-0.05 V后系统恢复工作。流片测试结果显示该电路可以为CAN总线芯片提供有迟滞的过压保护功能,与符合仿真结果基本一致。     

A high-speed, low-power bipolar digital circuit for Gb/s LSI's:current mirror control logic

A novel low-power bipolar circuit for Gb/s LSIs, current mirror control logic (CMCL), is described. To reduce supply voltage and currents, the current sources of emitter-coupled-logic (ECL) series gate circuits are removed and the lower differential pairs are controlled by current mirror circuits. This enables circuits with the same function as two-stacked ECL circuits to operate at supply voltage of -2.0 V and reduces the current drawn through the driving circuits for the differential pairs to 50% of the conventional level shift circuits (emitter followers) in ECL. This CMCL circuit achieves 3.1-Gb/s (D-FF) and 4.3-GHz (T-FF) operation with a power supply voltage of -2.0 V and power dissipation of only 1.8 mW/(FF)     

集成的B iCMO S DCöD C 开关电源控制器 输出驱动电器的低功耗设计

为使DC／DC开关电源的功率开关管及时地导通或截止,需要设计专用的输出驱动电路,基于整个开关电源系统低功耗的考虑,开关电源可以采用同步整流的拓扑结构。该拓扑结构需要一个电压自举的输出驱动电路,本文首先提出了一种有自举功能的BiCMOS工艺的输出驱动电路,在此基础上,采用电流源和电流沉串联的方式改进了前面提出的输出驱动电路,通过消除CMOS电路的瞬态短路导通现象,不仅降低了该电路模块的功耗,而且起到了保护的作用,经HSPICE模拟表现,开关电源的输入电压Vin为10V控制器内部电压（VL）为5V,开关频率为200kHz时,改进驱动电路的功耗降低了约11．5％,同时避免了瞬态短路导通现象。     

BiCMOS circuit technology for a 704 MHz ATM switch LSI

This paper describes BiCMOS level-converter circuits and clock circuits that increase VLSI interface speed to 1 GHz, and their application to a 704 MHz ATM switch LSI. An LSI with a high speed interface requires a BiCMOS multiplexer/demultiplexer (MUX/DEMUX) on the chip to reduce internal operation speed. A MUX/DEMUX with minimum power dissipation and a minimum pattern area can be designed using the proposed converter circuits. The converter circuits, using weakly cross-coupled CMOS inverters and a voltage regulator circuit, can convert signal levels between LCML and positive CMOS at a speed of 500 MHz. Data synchronization in the high speed region is ensured by a new BiCMOS clock circuit consisting of a pure ECL path and retiming circuits. The clock circuit reduces the chip latency fluctuation of the clock signal and absorbs the delay difference between the ECL clock and data through the CMOS circuits. A rerouting-Banyan (RRB) ATM switch, employing both the proposed converter circuits and the clock circuits, has been fabricated with 0.5 μm BiCMOS technology. The LSI, composed of CMOS 15 K gate logic, 8 Kb RAM, I Kb FIFO and ECL 1.6 K gate logic, achieved an operation speed of 704-MHz with power dissipation of 7.2 W     

On-chip power supply for 110 V line input

A simple integrated power supply circuit in ESFI-SOS technology with only one external capacitor is presented. The circuit, which can directly be applied to 110 V AC line voltages, comprises a bridge rectifier, a `lambda'-type current switch, and a series regulator with overload protection. Because of the relatively small area consumption (6 mm/SUP 2/) the circuit to be supplied can easily be integrated on the same chip. Experimental results show a DC output power of about 100 mW (10 V/10 mA). Due to the lambda-type current switching high efficiencies of more than 30 percent are achieved. With some additional device modifications to increase breakdown voltage it should be possible to operate such circuits also with 220 V AC line voltages.     

高压BCD集成电路中高压功率器件的设计研究

高压功率集成电路的设计与制造因其具有的高技术难度而极具挑战性。所谓高压功率集成电路 (HV-PIC) ,是指将需承受高电压 (需达数百伏 )的特定功率晶体管和其它低压的控制电路部分兼容 ,制作在同一块 IC芯片上。文中以器件模拟软件 Medici为工具 ,用计算机仿真的方法 ,研究了高压 BCD电路中高压功率器件的设计问题 ,其中包括器件结构、掺杂浓度、结深等主要参数及其它一些技术因素对器件耐压的影响 ,并给出了相应物理意义上的分析。根据这一设计 ,在国内进行了一块高压功率 BCD集成电路的试制 ,经测试 ,耐压超过 660伏 ,输出功率 40 W,且电路的其它器件参数达到设计值 ,IC电路整体功能正常 ,所有参数达标     

基于STM32的多功能LED驱动电源

目前大功率LED照明灯具的驱动电源主要使用集成电路作为电源驱动芯片,其扩展性能差、功能少。针对这些问题,作者基于STM32开发了一种多功能LED驱动电源,通过编程可以实现无级调光与自动温控散热两个扩展功能。测试结果表明：在额定电压为30V、额定电流为3.3A的负载下,输入电压从90V~264V变化时,驱动电源输出电压的波动范围为±1.5V,而输出电流波动范围为±0.11A,恒流特性较好,驱动电源的功率因数均值在0.95以上。     

Low-power CMOS digital design with dual embedded adaptive powersupplies

A low-power CMOS design methodology with dual embedded adaptive power supplies is presented. A variable supply-voltage scheme for dual power supplies, namely, the dual-VS scheme, is presented. It is found that the lower supply voltage should be set at 0.7 of the higher supply voltage to minimize chip power dissipation. This knowledge aids designers in the decision of the optimal supply voltages within a restricted design time. An MEPG-4 video codec chip is designed at 2.5 and 1.75 V for internal circuits that are generated from an external power supply of 3.3 V by the dual-VS circuits. Power dissipation is reduced by 57% without degrading circuit performance compared to a conventional CMOS design