10GBASE-X单通道光传输系统物理层设计

研究了符合IEEE标准的万兆以太网10BASE-X物理层技术,建立了单通道串行光传输系统。对系统原理进行了分析,该系统由数据转换电路和光收发模块组成。利用FPGA实现XGMII和XAUI之间的转换,物理层芯片实现XAUI和XFI的转换,光收发器实现光/电、电/光转换。经实践证明,该单波长光传输系统的数据传输容量达到了10Gbps并给出了仿真结果。     

万兆以太网物理层编码子层转换芯片研究

研制了符合IEEE802.3ae万兆以太网10GBASE-R标准物理层编码子层转换芯片,该转换芯片采用单片FPGA进行10GBASE-R标准中万兆以太网16比特接口(XSBI)与10Gb介质无关接口(XGMII)的相互转换,实现了物理层编码子层(PCS)的全部功能,并在万兆以太网物理层传输实验系统中进行了验证。     

万兆以太网物理层转换芯片研究

研究符合IEEE802.3ae标准的万兆以太网10GBASE-X和10GBASE-R物理层技术,采用商用FPGA实现了万兆以太网16比特接口(XSBI)和10GE连接单元接口(XAUI)的相互转换。该转换芯片实现了物理编码子层(PCS)、物理介质连接子层(PMA)的全部功能。采用商用评估板进行测试,在接收端恢复出万兆以太网帧结构数据,逻辑功能正确。     

基于FPGA的万兆协议转换系统设计与实现

万兆通信技术已成为卫星通信领域又一研究热点,为星上设备提供高速可靠的万兆数据源尤为重要。系统采用Xilinx公司新近推出的K7系列现场可编程门阵列(FPGA),利用其吉比特收发(GTX)接口模块和万兆媒体访问控制(MAC)软核实现了万兆协议转换功能。通过状态机设计方法实现了以太网协议帧和专用链路协议帧之间的相互转换。通过测试结果可知,系统达到了每通道10 Gb/s的转换带宽,总带宽达到40 Gb/s,能够满足星上设备的测试需要。     

基于FPGA的以太网MAC控制器的实现

以太网IEEE802.3协议根据LAN的特点,把数据链路层分成LLC(逻辑链路控制)和MAC(介质访问控制)两个子层.MAC层协议作为数据帧收发的基础,是以太网技术的核心,主要负责上层数据和物理层的数据流量控制和数据流的检测、校验工作.介绍了基于FPGA的10MHz/100MHz以太网MAC控制器的设计,整个设计用Verilog语言实现.自主设计开发验证板,使用Altera厂商的FPGA(EP1C20F400C8)并验证.     

千兆以太网介质转换器在LED显示屏传输系统中的应用

针对LED控制系统传输距离不同的需求,设计了千兆以太网双绞线、光纤介质转换器。对以太网标准802.3ab和802.3z进行了介绍,以1000BASE-T和1000BASE-LX为例,详细研究了信号在两种标准物理层上的传输特性,并构建了系统结构;对传输帧结构进行了分析,设计了主控FPGA内部的数据存储与转发方案,实现了对数据帧的解包和重建。试验结果表明:系统设计符合以太网标准物理层结构,双绞线、光纤有效传输速率均可达2Gbit/s,传输距离为100m～10km。将两种传输介质应用于LED传输系统,可以达到建网的最高性价比;该设计对LED大屏传输系统以外的一般视频的实时远距离传输均有实际的借鉴意义。     

基于千兆以太网技术的大型实时传输系统

分析了千兆以太网技术的特点及其物理层优势,结合实时传榆系统对数据传输的要求,提出并实现了一种基于千兆以太网物理层芯片和FPGA的实时数据传输系统方案.实验证明,该方案成本低、传输带宽高、稳定性好、传输距离远,能够适应大多数实时传输系统的要求,是一种成本低廉、性能优越、切实可行的高速传输方法.     

基于Ethernet物理层芯片数字音频实时传输系统设计

介绍了基于以太网物理层芯片的数字音频实时传输系统设计和实现;以现场可编程门阵列(FPGA)与以太网物理层芯片DP83848C为核心给出了硬件与FPGA软件设计思路,实现了多通道数字音频实时性双向数据传输.     

LED显示屏数据源控制器设计

介绍了一种LED显示屏数据源控制器设计方法，系统中采用FPGA作为控制器核心．它主要完成三个方面的任务：从USB2．0芯片接收显示数据并写入外部SDRAM：从SDRAM读出数据并变换成便于LED显示屏显示的数据格式；控制以太网物理层芯片通过四个快速以太网口将数据发送到传输线上。     

10/100 Base-T以太网物理层的硬件验证

以10/100 Base-T以太网物理层的设计为基础,分别介绍了系统级芯片数字部分的硬件加速仿真,及借助FPGA实现数模混合验证的方法,并得出了两种验证方法的对比。最后,给出了10/100 Base-T以太网物理层芯片的流片结果。测试表明,整个系统的性能达到了设计要求。     

Gbps试验系统中高速串行接口的设计与实现

介绍Gbps无线通信试验系统中高速串行数据接口的设计与实现。按照Gbps无线通信试验系统对高速串行数据的传输要求,数据传输速率超过1 Gb/s,在基于Xilinx IP core技术上对单板上的FPGA进行逻辑设计,实现了符合系统要求的高速串行数据接口。在系统实际调试中,通过ATCA机箱背板进行数据传输,获得了高达Gbps的数据吞吐速率且传输误码率低于10-14。     

卫星地面站高速数据传输终端平台设计

提出了一种具有开放式架构的新型高速数据传输终端平台,它以RapidIO作为各处理板卡的监控指令接口,以两个8×PCIe作为各处理板卡的数据接口。设计了有源交换网络背板实现系统互联;设计了通用处理板卡通过软件重构以实现数据上行调制或数据下行接收功能;下行接收的数据通过块数据传输,传输速率最高达40 Gb/s;通过独立磁盘冗余阵列扩展固态盘阵列实现数据高速记录,数据记录速率不低于500 MB/s;通过万兆以太网接口实现数据高速实时转发,数据转发速率不低于4 Gb/s;上行调制数据实时注入实时调制,数据速率不低于2 Gb/s。该平台硬件可扩展,软件可升级,控制和数据总线解耦合,可通过软件重构实现功能配置和在线更新,具有良好的扩展性和通用性,已在地面终端站高速数据传输系统中得到工程应用。     

Recent Advances in Ultrahigh Bit Rate ETDM Transmission Systems

Increase of Internet traffic and introduction of triple-play services force operators to increase network capacity at moderate costs. Introduction of higher electronic time-division multiplexing (ETDM) channel bit rate targets reduce the cost per bit for the transmission due to lower power consumption, smaller footprint, less management effort, and complexity of the systems. Improved performance of electronic and optoelectronic components allows for research on ETDM bit rates beyond 40 Gb/s, which is currently the highest standardized channel bit rate for optical telecommunication networks. In this paper, an overview of recent progress in high-speed ETDM technology for 80 Gb/s and beyond and results of high-speed ETDM transmission experiments are given. Currently, the speed of electronics enables ETDM systems with line rates of 80/85 Gb/s and even 100 Gb/s, which is expected to be the next generation of Ethernet in data communication     

超100Gb/秒的光OFDM在光长度系统的传输

100 G Ethernet is considered to become the next generation Ethernet standard for IP networks. Typical 100 Gb/s transmission systems and their performance are presented. Comparision and analysis for 100 Gb/s transmission systems have been discussed. It is demonstrated that optical OFDM can be used in future 100 Gb/s/ch and long-haul system.     

基于STM-64的甚短距离并行光传输系统

研究了STM-64数据帧的转换映射技术,利用垂直腔面发射激光器（VCSEL）列阵光源和PIN列阵探测器成功研制出10Gb／s的甚短距离12信道SDH并行光传输系统,该系统结构紧凑,具有检错和纠错功能。跟传统的10Gb/s串行光传输系统相比,本系统降低了对单路器件传输性能的要求。经SDH传输测试仪测试,系统能实现无误传输。     

基于10 Gb/s传输链路的40 Gb/s光传输实验研究

基于中国自然科学基金网(NSFCNet)的400 km×10 Gb/s光传输链路实现了40 Gb/s光传输,没有出现误码率(BER)平台,说明在常规的中短距离10 Gb/s系统可以直接升级至40 Gb/s系统,而不需要升级传输链路。但是,由于相对10 Gb/s系统而言40 Gb/s系统的色散容限非常小,在升级时必须精确补偿原有链路的色散,在接收机前一般需要加可调色散补偿单元。同时,还分析了光纤注入功率对系统性能的影响,结果表明在设计这种由10 Gb/s向40 Gb/s升级的系统时,不仅要考虑信号带宽增加带来信噪比要求的提高,而且必须充分考虑光纤非线性的影响。     

基于千兆以太网的机载雷达数据采集系统设计

针对高速机载雷达数据传输的实际需求,设计了一种基于千兆以太网的高速机载雷达数据采集系统。系统以现场可编程门阵列(FPGA)为控制中心,采用FPGA 内部的两片高速FIFO 实现对高速雷达数据无缝缓存与传输。同时,采用FPGA 内部的千兆以太网MAC 控制器将FIFO 中的数据读取及处理,最终,通过RJ-45 接口将数据上传到上位机。地面测试结果表明:系统能够对传输速率为360 Mb/ s 高速串行雷达数据进行采集,并上传到上位机,验证了基于千兆以太网的高速机载雷达数据采集系统设计的可靠性与稳定性。     

光电跟踪设备中光纤通信系统设计

为实现高数据传输率、强抗干扰性和超低误码率的目标,采用光纤通信技术传输高帧频、高分辨力的数字图像数据。本设计针对Cameralink接口红外图像数据源,设计了一种基于现场可编程门阵列(FPGA)控制的自适应分辨率和帧频的光纤收发系统,采用了低成本SPARTAN6器件XC6SLX45、串并转换芯片组DS90UB903/904、小型化单模小封装可插拔(SFP)单纤双向收发光模块,实现了双路图像光纤收发功能。其中FPGA接收Cameralink接口图像数据,进行图像转换处理,再通过内部集成电路(I2C)总线控制串并转芯片组实现自适应图像串行化和解串功能,并驱动光模块实现光电转换。本设计实现了分辨率640×512、帧频100 Hz红外图像数据的发送和接收功能,并通过了各项环境试验,已应用于实际型号项目中。     

Integrated 100-Gb/s ETDM Receiver

Ethernet in backbone networks has the potential to provide high-performance and cost-efficient networking solutions. Driven by the rapid growth of Ethernet traffic, it is likely that, in the transport network, the next step in terms of the data rate will be 100 Gb/s. In this paper, we report on an integrated electrical-time-division-multiplexing (ETDM) receiver for 100/107 Gb/s, which comprises 1 : 2 demultiplexing and clock-and-data recovery on a single chip. The ETDM receiver was tested successfully in 100- and 107-Gb/s transmission experiments over 480-km dispersion-managed fiber