一种基于可测性的寄存器分配算法

提出了一种在高层次综合的寄存器分配过程中考虑可测性的算法，该算法在将一个调度好的CDFG（Control Data Flow Graph)的变量分配到相应的寄存器的过程中，通过对未能分配复用到输入、输出寄存器的变量进行可测性处理，达到提高设计可测性的目的，同时在进行可测性处理的时候，定义了CDFG的节点的可测性测度方法。     

一种兼顾可测性和互连造价的资源分配算法

提出了一种基于加权相容图的资源分配算法——WCGRAA,给出了一个与可测性和互连造价相关的权值公式,并运用一种改进的加权团划分算法对加权相容图进行处理,从而实现了在资源分配过程中兼顾电路可测性和互连造价的可能。实验结果表明该文所提出的资源分配算法对电路的可测性和互连造价两方面都有所改善。     

一种基于可测性和低功耗的高层次综合方法*

提出了一种基于遗传算法的多目标优化高层次综合方法。该方法在时间和面积约束下,通过高层次调度和模块分配,对可测性和功耗问题进行研究。给出一种可同时进行调度和模分配的编码方法,并设计了相应的遗传算子,避免了进化过程中不可行解的产生。实验证明了该方法在可测性改善和功耗优化方面的有效性。     

软件可测性度量研究

为研究软件可测性，从数据处理过程中信息掩盖这一新的角度对软件可测性度量进行研究，提出了一种基线模型用以描写输入、处理和输出之间的关系，并在此基础上提出了一套基线度量指标，用以度量信息处理过程中的信息掩盖程度，揭示软件的可测性；基线模型中3条基线度量定理的发现，进一步揭示了信息掩盖程度与基本处理片和过程临时元的定量关系；两种度量模型的比较显示了基线度量模型的合理性。     

一种应用加权相容图的可测性寄存器分配算法

提出一种基于加权相容图的可测性寄存器分配模型,给出一个基于可测寄存器分配准则的相容图边的权值公式,并运用改进的加权团划分算法对加权相容图进行处理,从而实现了在寄存器分配过程中同时考虑4个可测性准则,达到提高设计可测性的目的.实验结果表明了算法在可测性方面的有效性.     

一种非线性模拟电路的可测性判定方法

针对支路诊断法分析了电路的可测拓扑结构和可测拓扑条件,提出了可测性分析和可测性设计方法.在可测性设计过程中,通过适当地改变拓扑结构与可及节点的个数和位置,对电路中单故障和多故障的可测性予以判定.最后将该方法运用于非线性模拟电路的可测性问题分析.实验结果验证了该方法的有效性.     

门时滞故障的可测性分析

测试问题日益成为VLSI发展中的瓶颈问题,为了减少测试的困难,人们普遍接受的途径是在设计过程中就考虑电路的可测性,即采用可测性设计(DesLgn fo:Testab;lity)方法以减低测试成本。在可测性设计过程中可测性分析是极其重要的一环,所谓可测性是一种定量的测度,表示系统测试难易或测试性价比合理的程度。通过可测性分析人们可以找出电路中较难测试的区域,以便修改设计,降低     

一种基于多目标遗传算法的高层次测试综合方法

提出一种基于多目标遗传算法的高层次测试综合方法。该方法在面积和时间的约束下,在高层次调度和单元分配过程中完成电路的可测性设计。通过约束条件的转换和新式的杂交算子来避免无效染色体的产生,改善了遗传算法中解的质量和收敛速度。实验结果表明了该方法的有效性。     

一种新的数字电路可测性测度RFOTM

本文提出一种新的数字电路可测性测度RFOTM,这种可测性测度重视数字电路中扇出重会聚对测试生成的影响,从而改进了已有的可测性测度。本文还给出一种对扇出点的分类,有趣的是我们发现一类扇出点,它们对测试困难的贡献相当于无扇出线。     

基于扫描的低测试功耗结构设计

在集成电路设计中,面积、功耗和可测性是3个最为重要的优化指标,测试成本正随着集成电路规模的不断增大而提高,因此在设计中加入可测性设计的考虑已成为共识,基于扫描的可测性设计方法是目前应用最广泛的方法之一,加入扫描结构可以大大提高电路系统的测试性能,但同时也会给系统的面积、性能、功耗等带来一些负面影响,提出一种考虑低功耗因素的可测性设计方法,计算数据显示,与传统扫描设计方法相比,这种方法在改善系统测试功耗方面具有突出的优势。     

基于改进键合图方法的层次机电系统的测试性建模与分析

现有层次化机电系统测试性建模与分析方法,存在着测试性参数值较小的缺陷,为了解决上述问题,提出基于改进键合图方法的层次化机电系统测试性建模与分析方法;引入改进键合图方法,将其有效的融合到贝叶斯网络中,以此为基础,搭建系统测试性模型,通过插值获取测试性参数;以搭建的系统测试性模型为工具,描述层次化机电系统结构,构建层次化机电系统键合图,检测并隔离层次化机电系统故障,实现了基于改进键合图方法的层次化机电系统测试性的建模与分析;通过实验结果显示:与现有的3种层次化机电系统测试性建模与分析方法相比较,提出的层次化机电系统测试性建模与分析方法极大地提升了测试性参数,充分说明所提方法具备更好的测试性效果。     

基于依赖矩阵的测试性分析

为提高测试性分析方法的可操作性和通用性,推动测试性辅助分析系统的快速开发,从测试性分析工作的中间层出发,给出了一种以依赖矩阵为核心测试性分析方法,其中分别论述了基于测试性模型、可靠性分析结论和仿真测试技术的依赖矩阵获取技术,给出了测试性指标标准化设计手段和通用的测试性分析流程,对基于依赖矩阵的各类诊断推理方法进行了综合评价,最后给出了一种面向组件的基于G语言的测试性辅助分析软件系统的开发方法,并结合测试性指标优化分配理论进行了系统验证,结论表明:基于依赖矩阵的测试性分析方法融合多种测试性模型、支持并行工程的实施、便于计算机存储和实时处理,能够满足自动化的高可信度的标准化测试性辅助分析要求。     

测试性试验概念及模型研究

目前在工程实际中,由于缺乏系统完善的测试性试验体系,导致对测试性指标的考核缺乏有效的手段,为了解决这个问题,将测试性验证试验的思想扩展到了全寿命周期,创造性地提出了测试性设计试验、测试性测定试验、测试性验证试验和测试性使用评价四类测试性试验,构成了测试性试验体系的框架;并从测试性试验概念、分类、内容、要素和模型等几个方面阐述了测试性试验的概念及其内涵,为进行测试性试验方面的研究奠定了概念基础。     

电子装备测试性融合评估方法

测试性是装备通用质量特性之一，其设计水平直接影响了装备保障效能的发挥，如何更加真实的评估装备的测试性水平是当前研究的热点。在研制阶段装备实物测试性试验数据数量少、获取难、费用高，可认为是“小子样”数据，为了更加全面客观地评价装备的测试性水平，需要充分利用测试性仿真试验获取仿真数据进行融合评估。进行测试性仿真试验时，研究电子装备的仿真模型、故障模型、仿真故障注入方法，获取测试性仿真数据；在此基础上，将仿真试验数据作为验前信息并进行的处理，结合“小子样”装备实物试验数据，采用贝叶斯方法进行测试性试验数据的融合来评估装备的测试性水平，提高评估结果的客观性和可信度。通过案例分析，验证了测试性融合评估方法的有效性。     

测试性验证试验方案的工程修正方法研究

针对目前测试性验证试验理论不完全适合工程应用的现状,按照测试性验证试验设计流程先后顺序,阐述了在样本量确定和分层抽样中遇到的具体问题,结合基于二项分布的测试性验证试验的方案设计理论,提出了面向不同样本空间的按比例分层抽样方法,同时对原有测试性验证试验理论中样本量和故障判据的确认方法进行修正,实现工程适用的测试性验证方法.本修正方法从测试性验证试验的基本原理上确保了试验验证的准确性和合理性,对工程应用具有一定的指导性.     

测试性验证试验中的综合评估方法

针对目前测试性验证试验工程应用中测试性评估方法不适用的现状,创新性地提出了测试性综合评估方法及测试性指标折算模型,在实验室物理故障注入结果评估的基础上进行提升和完善。该综合评估方法将测试性仿真结果、自然发生故障的评估结果,以及实验室物理故障注入的评估结果进行综合,给出产品的测试性水平,确保测试性评估的准确与合理。最终为测试性验证试验的有效开展提供工程上可行的理论依据,对工程应用具有很强的指导性。     

非线性模拟电路可测试性度量研究

模拟电路的可测试性度量是指导其进行可测试性设计的基础,针对目前非线性模拟电路可测试性分析过程复杂,无法量化的问题,在深入研究模拟电路可测试性度量和非线性模拟电路特性的基础上,利用分段线性方法将非线性模拟电路近似等效为线性模拟电路,并给出了非线性模拟电路可测试性度量的计算方法,极大拓宽了可测试性度量的应用范围;最后通过实例详细讲解了计算过程,并利用模拟电路可测试性度量的定义验证了该结果的有效性,该方法计算量小,不受容差影响,对非线性模拟电路可测试性研究具有一定的指导意义。     

软件测试性度量框架研究

针对当前软件测试性度量框架适用范围有限、无法扩展的问题,提出一个新的度量框架。分析软件测试性概念,使用层次分析法得到新的框架结构。总结框架扩展方法,将测试性特性和影响因素加入到框架以进行软件测试性度量。其稳定性保证了框架对任何软件都具有相同的测试性度量过程和计算方法,可扩展性使得框架能随着软件技术的发展不断完善,两者为框架的通用性提供了保证。     

符号分析法在模拟电路可测度计算中的应用

为消除模拟电路可测度计算的符号法在应用中的限制条件,提出一种可测度计算的方法。该方法在故障诊断方程分母多项式的最高项系数不等于1的情况下,通过诊断方程的等价变换计算电路可测度,可以处理任意形式的诊断方程,同时避免计算误差的引入。实例电路分析与工程应用结果表明,该方法具有计算简单、结果准确的优点,适用于模拟电路的自动测试和故障诊断。