用于UHF RFID标签的低功耗BLF产生电路

提出了一种反向散射链路频率生成电路,用于符合EPCTM Class1 Generation2协议的无源超高频射频识别(UHF RFID)芯片.该电路在读写器发送Query命令时生成控制信号,使积分器产生参考电压,控制弛张振荡器产生符合协议要求的反向散射链路频率.该电路采用TSMC0.18μm CMOS工艺实现.测试结果表明,在1V工作电压下功耗为0.52μW.采用该电路的UHFRFID芯片可以提高芯片工作距离以及读取速率.     

一种用于UHF RFID标签的高稳定度时钟电路

设计了一种用于无源超高频射频识别标签芯片的时钟生成电路.在传统弛豫振荡器的基础上设置相位控制电容和相关校准电路,使输出时钟频率与工作电压和偏置电流不相关,抑制了电源的波动和偏差所引起的时钟抖动,保证了时钟频率的稳定性.同时,利用正负两种温度系数的电阻的温度补偿作用及相应的校准控制,实现了当温度在较大范围变化时时钟的周期稳定性.该电路在TSMC 0.18μm工艺下流片.测试结果显示,该方法可以获得更大的时钟校准范围和更高的输出时钟精度,电路功耗0.86μW,适合无源芯片的使用.     

基于频率可调驻波振荡器的芯片时钟系统设计

介绍采用基于反型金属氧化物半导体场效应晶体管(IMOS)的变容二极管(varactor)实现频率可调节驻波振荡器的设计结构,通过仿真对比驻波振荡器中可变电容集总式分布和离散式分布对频率调节范围和功耗的影响.在65nm工艺下的仿真结果表明,集总式分布的可变电容可以使驻波振荡器以较小的功耗增长获得更大的频率调节范围,频率调节范围可以达到20%.基于该振荡器提出全局同步芯片、全局异步局部同步芯片中时钟系统设计结构,通过仿真测试这些时钟系统在不同温度波动、电压波动和工艺偏差下的频率变化.仿真结果表明,这些结构可以实现高频时钟在指定芯片区域内的高可靠、可调节传输.     

RFID系统数据传输中CRC算法的分析与实现

分析了基于ISO/IEC 18000-6协议的超高频(UHF)RFID系统数据传输中循环冗余校验(CRC)算法的原理和特点,在经典LFSR电路的基础上,采用按字节并行计算CRC校验码的方法,以CRC-CCITT生成多项式为例,用Verilog HDL语言设计实现了8位并行CRC-16电路.在Quartus Ⅱ8.0综合开发环境下进行时序仿真,并在FPGA芯片EP1C6Q240I7上测试验证,结果表明:所设计的电路在一个时钟周期内处理8位数据,符合协议规定,满足超高频RFID系统的通信速率要求.     

UHF RFID阅读器基带处理发送端电路的设计

UHF RFID阅读器基带处理芯片包括发送端、接收端和主控嵌入式CPU核3部分。该文给出了发送端电路的设计结构,介绍了ASK调制、成型滤波器等各电路模块的RTL设计。发送端电路的RTL仿真和FPGA原型验证结果表明,该设计能快速准确地完成RFID基带处理任务。     

一种RFID电子标签的数字部分设计

根据ISO 15693协议的RFID标签芯片的结构原理,采用数字系统设计方法,在分析ISO 15693协议的基础上,着重对RFID数字部分进行了详细的分析,设计了符合ISO/IEC 15693标准的RFID标签芯片数字部分电路,结合FPGA进行了相应的仿真验证,说明该设计具有一定的实用价值。     

无源超高频RFID低压高效电荷泵的设计与实现

提出了一种适用于无源超高频射频识别(RFID)标签的低压高效电荷泵电路的设计方案,用以最大化标签的识别距离。该方案利用偏置电路为主电荷泵提供偏置电压,通过二极管连接的MOSFET抑制偏置电路的负载电流来提高偏置电压,大大减小了传统电荷泵中的阈值损失,有效抑制了反向漏电流,提高了电荷泵的灵敏度和能量转换效率。该结构使用chartered 0.35 μm CMOS工艺进行流片验证,实测结果表明,在输入275 mV负载电阻200 kΩ情况下,电荷泵输出可达1.47 V,能量转换效率最高可达26.2%;采用该电荷泵的RFID标签识别距离最远可达4.2 m。该设计为RFID芯片的良好性能提供了可靠保证。     

无源超高频RFID时钟不敏感基带设计与实现

为提高无源超高频RFID电子标签的性能,针对通信过程中标签解码对时钟精度要求严格以及反向散射编码需实现多通信速率的特点,提出一种对时钟精度相对不敏感的基带设计方法。通过区间分段的分频控制方法实现多通信速率的控制,采用相对比值解码的方法解决对基带时钟精度要求严格的问题。该设计实现了通信速率从40KHz到640KHz的动态覆盖,满足ISO/IEC18000-6C协议中对反向链路频率的规定,同时整个基带对系统时钟的偏差不敏感,可以工作在一个动态系统时钟下,为进一步降低系统时钟进而降低功耗奠定了基础。该设计最终采用TSMC 180nm CMOS工艺实现流片,测试结果与设计结果相吻合,具有良好的性能。     

UHFR FID阅读器中SiGe BiCMOS功率放大器的设计

设计了一种工作在860～960 MHz频段内,用于UHF RFID阅读器的单芯片射频功率放大器(PA).概述了PA适用的UHF RFID通信标准和采用的0.18μm SiGe BiCMOS工艺技术,分析了PA匹配电路和自适应偏置电路的设计方法,给出了PA芯片的电路结构和芯片测试结果.     

一种用于高速D/A转换器的1.6 Gbit/s同步电路

针对GHz采样的D/A转换器(DAC)设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号(LVDS)的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.     

基于单片机AT89C2051的智能电子闹钟的设计

单片机以其极高的性能价格比受到人们的重视和关注,51单片机是各单片机中最为典型和最有代表性的一种;设计以单片机AT89C2051芯片为核心,辅以必要的外围电路,设计了一个智能电子时钟,该闹钟可设定起始时间和闹铃时间,显示的数码管具有亮度可调、编辑位闪烁的功能。     

倍频锁相电路在非标准图像采集系统中的应用

介绍了锁相环芯片NE564的结构和性能,根据图像采集的要求设计了倍频锁相电路,能够产生高频锁相时钟.采样时钟可以跟踪行频的变化实现非标准视频图像的稳定采集.在CPLD内部设计分频器可以根据采集的需要灵活地改变时钟的分频倍数,实现不同格式的图像采集.     

高精度可定时日历钟

本篇是用单片机最小系统实现的可定时日历时钟。该时钟精度高，操作方便，并设自动校时功能和中波调频接收功能。     

电网电压高精度同步采样方法研究

为实现对电网电压的同步采样,设计了不使用ADE7758的电能计量功能,只把其作为AD转换芯片的方案。用LTC6903产生时钟作为ADE7758的工作时钟来控制采样速率。由单片机R8C/25调整LTC6903的时钟频率来跟踪电网频率变化从而实现1个电压周期的128点同步采样,实现对电网频率的高精度跟踪,同步精度在0.03 Hz以内,为电网电压的谐波分析奠定基础。     

基于FPGA的HDB3编解码器的设计与实现

为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设计提高了整个通信系统的集成度,克服了分立硬件电路带来的抗干扰差和不易调整等缺陷.实验结果表明：系统的传输误码率低于10 6.该设计可应用到实际的通信系统传输中.     

用于谐波测量的非均匀同步采样时钟产生方法

为了消除谐波采样中的频谱泄露并降低电路实现代价,提出非均匀同步过采样时钟产生方法.该方法使用延时锁定环路产生非均匀时钟,控制谐波采样的过采样间隔.通过合理设计过采样率、非均匀时钟频率的概率分布以及变化周期,使非均匀过采样噪声位于模数转换器输出带宽之外,减小了采样噪声对谐波频谱的调制影响,保证了非均匀时钟是统计意义上跟踪基波频率的同步时钟.过采样和时钟的非均匀特性大幅简化了延时锁定环路的结构,所需延时单元个数从3×104减少到125.采样数据可以作为同步采样序列直接进行快速傅里叶变换运算,无需消除非均匀采样噪声和频谱泄露的操作.在使用1.6384 MHz参考时钟、基波频率为46～54 Hz的情况下,63次谐波范围内的谐波幅度和相位测量误差分别小于0.02%和0.031°.     

一种基于FPGA的SHA 512算法高速实现

研究了一种新的SHA-512算法基于FPGA的高速实现方案。为了获得较高的加密处理速度,本方案在关键计算路径上进行了加法器结构的优化;并且实现了分组数据输入与循环运算的并行进行,减少了加密一个分组所需的时钟周期数,提高了加密效率。在FPGA器件上实际运行,芯片工作在103 Mhz的时钟频率下,数据处理速率达到1300 Mbits/sec。     

基于单片机的数字电子钟及其实现

本设计基于单片机技术原理,以芯片STC89C52作为核心控制器,通过硬件电路的制作及软件程序的编制,设计制作了一种多功能数字时钟系统。利用1602液晶同时显示日期、星期和时间,并且可以对其进行设置。同时利用数模转换芯片DAC0832在示波器上可实现同步显示时钟;12 h/24 h显示模式间进行切换;整点闹铃、整点报时功能;多组闹钟秒表设计等功能。     

基于DS1302的数字钟设计

本文对时钟芯片DS1302的读时序进行了详细分析,设计了基于DS1302的数字钟,包括硬件电路的设计和软件程序的设计,并在Proteus软件中进行了仿真实验。结果表明,该数字钟具有工作可靠、结构简单等优点。