全差分环形放大器的流水线模数转换器设计

为了实现低功耗流水线模数转换器,本文提出了一种新型全差分环形放大器,并基于它设计了一款10 bit40 MS/s流水线模数转换器。本文采用HHGRACE 0. 18μm 1P6M混合信号工艺完成电路设计,当差分输入频率为2. 001 95 MHz的正弦信号时,仿真得到有效位数为9. 74位,最大微分非线性±0. 5LSB,最大积分非线性为±0. 65 LSB,整个ADC功耗为5. 32 m W,实现了低功耗模数转换器的设计。     

全差分环形放大器的流水线模数转换器设计

为了实现低功耗流水线模数转换器(Analog Digital Converter,ADC),本文提出了一种新型全差分环形放大器(Ring amplifier),并基于它设计了一款10bit 40 MS/s流水线ADC。本文采用HHGRACE 0.18um 1P6M混合信号工艺完成电路设计,当差分输入频率为2.001 95 MHz的正弦信号时,仿真得到有效位数(ENOB)为9.74位,最大微分非线性(DNL)为±0.5LSB,最大积分非线性(INL)为±0.65 LSB,整个ADC功耗为5.32 mW,实现了低功耗模数转换器的设计。     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示：该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

全差分结构低功耗CMOS运算放大器设计

为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W.     

基于0.6 μm工艺的流水线模数转换器设计

为了实现10位高性能和低功耗的流水线模拟数字转换器ADC，提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA)，级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器，并且使用了采样电容优化技术和数字校正技术.测试结果表明，在20 MHz采样率和5 MHz输入信号频率条件下，由该方法设计的ADC可以达到58 dB的信号噪声失调比(SNDR)，相当于9.38个有效位数(ENOB)，并且在5 V供电电压下的功耗仅为49 mW，达到了高SNDR性能、高线性度和低功耗的设计要求.     

用于流水线型ADC的运算放大器设计

基于0.18μm CMOS工艺设计了一个用于流水线型ADC的全差分运算放大器,提出简化的等效模型,推导得到其传输函数,分析影响直流增益和频率特性的关键因素,优化关键节点处MOS尺寸与次极点位置,以取得较高增益和较大单位增益带宽。仿真结果表明,在1.8V电源电压下,所设计的运算放大器在负载为4pF时,直流增益为123dB,单位增益带宽为860MHz,相位裕度为68°,能满足14位、50MHz以上流水线ADC的需要。     

一种衬底驱动的0.5V全差分运算放大器

为了满足当今对低压低功耗电路的需求,设计了一种工作在0.5V电源电压环境的全差分运算放大器．电路使用了由衬底驱动的输入级和工作在亚阈值区的输出级,并利用交叉耦合输入晶体管的结构产生负跨导来提高增益．采用0.18μm的CMOS工艺,阈值电压约为0.5V的器件模型．Hspice仿真结果表明:直流增益为60dB,单位增益带宽为5.4MHz,功耗为138μW．     

基于集成运算放大器及差分放大器的函数发生器设计与实现

函数发生器能自动产生正弦波、三角波、方波及锯齿波等电压波形.其电路中使用的器件可以是分立器件(如低频信号函数发生器S101全部采用晶体管),也可以是集成电路(如单片集成电路函数发生器ICL8038).本文主要介绍由集成运算放大器与晶体管差分放大器组成的方渡-三角波-正弦波函数发生器的设计方法.     

一个用于高速高精度流水线模数转换器的采样保持电路设计

设计了一个可用于高速高精度流水线模数转换器的采样保持电路.运放采用全差分套筒式增益自举,增益可达130 dB,带宽783 MHz.采用栅压自举开关,来减少与输入信号相关的非线性失真,提高线性度.在TSMC0.35μm CMOS工艺下设计,仿真结果表明,在时域内对1 V的阶跃输入电路可以在7 ns内达到误差小于0.012%;在频域内做FFT分析该电咯可以达到11.6 bit.     

一种基于CMOS工艺的差分低噪声放大器设计

研究低噪声放大器(LNA)的结构以及性能参数,采用电路仿真软件ADS(Advanced Design System)设计一个基于台积电(TSMC)0.25μmCMOS工艺的2.5GHz差分低噪声放大器。通过在输出端增加共源极的优化方法,对其进行电路结构的改进,得到一个高性能的实用低噪声放大器,并利用版图软件CadenceVirtuoso对其实现版图设计。     

差分放大器温度漂移规律分析

本文完整地分析了差分放大器的温度漂移方程,给出了差分放大器在使用区间内发生最大电压漂移的量值及对应的温度。     

低电压低功耗伪差分两级运算跨导放大器设计

为了满足电池供电设备低功耗、低电压的要求,提出一种用于超低电压和低功率混合信号应用的、基于米勒补偿的两级全差分伪运算跨导放大器(OTA).该放大器电路使用标准的0.18μm数字CMOS工艺设计,利用PMOS晶体管的衬体偏置减小阈值电压,输入和输出级设计为AB类模式以增大电压摆幅.将输入级用作伪反相器增强了输入跨导,并采用正反馈技术来增强输出跨导,从而增大直流增益.在0.5 V电源电压以及5 pF负载下对放大器进行模拟仿真.仿真结果表明,当单位增益频率为35 kHz时,OTA的直流增益为88 d B,相位裕量为62°.与现有技术相比,所提出的OTA品质因数改善了单位增益频率和转换速率,此外,其功耗仅为0.08μW,低于其他文献所提到的OTA.     

低噪声高速全差分BiCMOS电荷泵锁相环设计

提出了一种高性能的低噪声高速电荷泵锁相环电路．电路采用全差分结构设计; 利用速度快、低功耗的CMOS和电流开关逻辑(CML)电路构成功能单元; 提出的差分电荷泵环路滤波器结构明显节省了芯片面积．整个电路采用0.6 μm BiCMOS工艺实现,并用Hspice进行仿真验证,结果表明锁相环电路功耗为77 mW,中心频率223 MHz,频率输出范围102~800 MHz,各项性能满足设计指标要求,并使芯片噪声、速度和功耗最优．     

关于流水线设计的数学模型

针对1991年上海市大学生数学模型竞赛A题-加工流水线设计问题,对接触情形(b)碰撞不发生的条件,给出了一种新的解答,并说明其应用.     

加工流水线的轨道设计

本文根据给定的工件尺寸，设计合理的流水线轨道，使得工件在随流水线运动时便于加工和避免工件间的相互碰撞。     

加工流水线的轨道设计

本文根据给定的工件尺寸,设计出合理的流水线轨道,使得工件在随流水线运动时便于加工和避免工件间的相互碰撞。     

视频模数转换器CA3318的应用设计

介绍了CA3318视频A／D转换器的特性，详述了其功能与典性应用。给出了该芯片在雷达信号处理中的应用及利用2片CA3318组成9bitA／D转换器的原理。     

双差分输入全对称全互补直流功率放大电路的分析与设计

中通过对一款双差分输入全对称全互补直流功率放大器进行分析，总结出了这一类电路的工作原理，并探讨了这类电路的基本设计方法和设计原则．另外对直流功放的改进型即CL型功率放大电路的基本概念、优点以及在设计中应该注意的问题也做了一定的阐述。     

流水线微处理器的设计与实现

提高指令级并行度是微处理器体系结构发展的重要方向,也是开发基于FPGA的高性能微处理器的重要内容之一.通过一个基于FPGA的流水线微处理器的设计流程、总体框架设计和采用的关键技术,设计并实现了流水线微处理器.经实例对所设计的流水线微处理器进行仿真实验,证实了流水线微处理器设计的正确性和高性能.结果表明微处理器的最大吞吐率为一个时钟周期解释完一条指令,在开发未来具有微处理功能的专用集成电路设计方面具有较高的实用价值.