用高速DSP在频域上实现LFM信号的实时脉冲压缩

时宽带宽(TB)积较小的线性调频(LFM)信号的脉冲压缩可用A100等器件构成的横向滤波器实现;对于TB积较大的LFM信号,在时域上对其进行脉冲压缩所需的计算量和硬件量太大。本文介绍用TMS320C6201DSP在频域上实现大TB积LFM信号的实时脉冲压缩,内容包括海明加权、循环卷积、长数据分段迭加、软件流程图和硬件框图。实验结果表明,当雷达重复周期为300Hz时,对TB积为320的LFM信号进行脉冲压缩后最大副瓣电平为-42.3分贝。     

基于TMS系列DSP实现LFM信号的实时脉冲压缩

研究了以定点通用型DSP芯片TMS320VC5509为硬件核心的LFM信号实时脉冲压缩技术。在CCS 3.3软件开发平台上实现,采用C语言编程,结合Matlab仿真得到LFM信号和匹配滤波器的系数,在时域实现脉冲压缩算法。为有效抑制副瓣的影响,采用海明窗加权函数对滤波器进行调制。采用单位阶数耗时衡量滤波算法,通过增加滤波模块接口的方法对数据存储更新方式进行优化,并结合FIR滤波器的特性简化了卷积算法。测试表明,系统工作稳定,处理精度和实时性均达到了较高标准,可以满足工程应用的要求。     

基于DDS技术的LFM信号产生与FPGA实现

分析了线性调频（LFM）信号的时频特性,分析了基于直接数字频率合成器（DDS）技术的信号产生原理,在此基础上,选择ALTERA公司的Cyclone II系列的FPGA芯片EP2C70F896C6FPGA,采用 ROM 查找表技术,基于QUARTUSII系统提供的 PLL 锁相环IP核设计系统时钟,设计产生带宽B=10MHz,时宽 的LFM信号。通过调用Modelsim仿真工具进行RTL仿真验证,FPGA电路仿真的结果与MATLAB仿真结果相符。     

双蝶形高速脉冲压缩的FPGA实现

在对脉冲压缩原理分析的基础上提出了适应于FPGA实现的结构,采用了数据全并行基4双蝶形单元计算结构,极大地提高了蝶形运算的并行度,从而提高了脉冲压缩的速度.设计了合理的数据流程,以较小代价实现了和差两路数据的脉冲压缩.根据二相码的特点采用了奇偶点分开并行脉冲压缩方法保证了脉压的效果和速度.在系统时钟100 MHz时,完成4 K点的脉冲压缩只需67 μs.     

基于FPGA的时域数字脉冲压缩处理器的设计

一种基于FPGA的适用于中小压缩比情况的时域数字脉冲压缩处理器的实现方案。该处理器具有使用灵活、便于功能扩展、成本低的特点,已用于某雷达信号处理机中,性能稳定。     

基于脉冲噪声检测与信号压缩的滤波算法

针对传统滤波算法细节保护能力不强的缺点,提出一种基于脉冲噪声检测与信号压缩的滤波算法。在噪声检测阶段排序检测窗口内的像素点,判定极值附近灰度值落在一定范围内的点为噪声点,并生成噪声模版;在噪声滤除阶段提取滤波窗口内信息点并压缩,进一步排除误检。根据不同噪声密度进行不同滤波,并循环迭代直至整个图像中的所有脉冲噪声点被滤除。实验结果表明,该算法具有较好的噪声滤除和细节保护能力,尤其是在高强度噪声条件下效果更明显。     

UWB定位系统中首达脉冲检测的FPGA实现

针对超宽带室内定位系统中首达脉冲检测的复杂度以及精度要求,本文提出了MAX-TC算法,通过非相干能量检测与FPGA控制相结合的方法来实现首达脉冲的检测。采用MAX-TC算法来确定首达脉冲的位置,能够减小首达脉冲到达时间的估计误差,从而提高系统定位的精度;而通过非相干能量检测方法以及FPGA数字电路控制来检测首达脉冲,降低了接收射频处理的难度,简化了接收机设计的结构,增加了对脉冲检测的可靠性。     

基于LabViEW FPGA的正弦脉冲信号检测

本文介绍了一种基于LabViEW FPGA的正弦脉冲信号的检测方法。这种方法是在FPGA中进行自功率谱的计算,然后确定信号的频率和幅值,判断出信号是否符合要求,最后将满足要求的信号上传至上位机。该种方法可以在实际中完成对于正弦脉冲信号的检测。     

基于FPGA的高速数字脉冲压缩

研究一种基于现场可编程门阵列实现的高速脉冲压缩处理的硬件结构。设计通用的蝶形处理单元,使其在脉冲压缩处理的3个阶段都能使用,实现了硬件的共享,提高了硬件资源的利用效率。通过可使用原位运算的并行存储器结构,使得每个时钟周期均可完成一次蝶形运算,极大地提高了处理速度。采用块浮点处理单元,兼顾定点的高速率和浮点的高精度。经过实践验证,时钟在100 MHz时完成4 096点的脉冲压缩的时间为140 μs。     

基于分布式算法和FPGA实现基带信号成形的研究

提出了一种采用现场可编程门阵列FPGA实现基带信号成形FIR的数字滤波器硬件电路的方案。该方案基于分布式算法的思想,利用FPGA丰富的查找表资源,从时域上对基带信号直接进行成形。因为所采用的成形方法运算量小、精度高,所以适用于实时系统。所设计的电路通过硬件仿真,证明能够满足系统的要求,具有一定的理论和实际意义。     

线性调频信号数字脉压滤波器优化设计

针对线性调频(LFM)信号的高脉压旁瓣问题,提出了一种基于二阶锥规化的数字脉压旁瓣抑制滤波器设计方法.该方法以期望的压缩脉冲波形主瓣为参考,对脉压旁瓣进行控制,将脉压滤波器的设计转化为二阶锥规化问题进行求解.与已有方法相比,所提方法可以兼顾峰值旁瓣、主瓣宽度、处理增益损失等指标,具有设计灵活的优点.仿真结果验证了该方法的有效性,与常用的频域加窗方法相比,该方法的旁瓣抑制效果得到了改善,在归一化多普勒频移为0.005时,脉压主副比仍在44 dB以上,并且脉压信号的相位与参考响应基本一致,较好地满足了现代雷达系统的要求.     

基于FPGA的JPEG压缩编码设计与实现

利用FPGA可以并行处理数据的优点,设计出了一种JPEG压缩编码电路。并在尽量保证图像质量的前提下,对JPEG的传统编码过程进行优化与调整,简化了编码电路,提高了编码效率,并生成独立IP核,方便调用。实验结果表明,设计的编码电路完全达到了预期目的。     

线性调频信号数字脉冲压缩的优化设计

在雷达探测系统优化问题的研究中,线性调频(LFM)信号广泛应用于雷达探测系统,数字脉冲压缩是数字雷达接收机中的关键技术,脉压精度直接影响整个系统的性能.为了提高脉冲压缩的精度,提出了数字脉冲压缩的优化设计方案,首先研究了频域匹配滤波器对脉压输出序列中目标位置和弃置区的影响,然后实现了基于FPGA的高性能单精度浮点脉压处理器.仿真结果表明,频域匹配滤波器的设计至关重要,浮点脉压处理器实时性好,通用性强,信号精度高.改进方案可以灵活设置参数,具有很好的工程适应性.     

雷达实时仿真中的脉冲压缩技术研究

在雷达实时仿真系统中,通过匹配滤波法,利用FPGA硬件实现了数字脉冲压缩功能模块。根据仿真系统通用性要求,定义了标准的模块接口界面;依据频域FFT法,设计了流水式并行结构,满足信号的实时输入输出与高速处理,并给出了共享FFT引擎结构,节省近一半资源。为了进一步减少理论误差,引入分段卷积思想,具体设计了重叠相加法电路。实验结果表明,多种方案完成了预期压缩功能,数据吞吐率达到每秒数十兆,处理时间仅约10μs。     

LFM信号限幅失真对侧扫声纳声图的影响

本文分情况讨论了LFM信号限幅失真对脉冲压缩及侧扫声图的影响并进行了湖试验证。结果表明:限幅失真对于脉压波形的主瓣几乎没有影响,即不会影响到声图的分辨率,但是会使脉压波形的幅度产生失真。当限幅程度较大时,由于信号的叠加会进一步恶化脉压波形,使脉压信号的幅度明显降低,甚至产生假目标,信号的动态变化范围被严重压缩;即使当单个信号不限幅时,而由于多目标回波相互叠加也可能会引起信号限幅,此时也可能对处理结果造成较为严重的失真,使信号动态范围被压缩。     

基于STD标准的LFM脉冲信号建模与应用

信号和测试定义(STD)标准是面向信号自动测试工程应用的理论基础,但目前该标准中提供的基本信号模型并不能满足雷达告警设备检测需求。针对此问题,依据标准要求扩展线性调频(LFM)脉冲信号类型,并进行信号仿真。基于MATLAB APP Designer工具设计开发测试信号模型加载和实例创建软件,创建信号实例,并通过矢量信号源模拟产生雷达信号,送至雷达告警接收机前端,进行信号的有效性验证。实验证明,扩展的线性调频脉冲信号模型可以满足实际测试需求,为未来雷达信号标准化建模奠定了良好基础。     

基于FPGA的时统模块设计

简要介绍了采用基于EP2C5Q208C7(FPGA,现场可编程门阵列)的CompactPCI总线时统信号模块的设计原理和实现方法,并对一些关键技术进行介绍.     

基于ARC算法的数据压缩技术和实现

针对无损压缩技术在航天遥测系统中的应用情况,提出了基于现场可编程门阵列(FPGA)和数字信号处理器(DSP)硬件结构的遥测噪声数据实时无损压缩系统的方案。结合Shannon信息论中信息熵的概念,研究了数据压缩的本质和算法评估标准。通过PC仿真试验对多种算法的压缩效果进行了比较,最终选择算术编码(ARC)作为无损压缩的算法。测试结果表明,该方案能够实时采集并压缩遥测噪声数据,有效地提高压缩去除率和压缩速度,优化压缩性能。