一种空空扩频通信FPGA全数字仿真设计方法

空空通信机是飞船和目标飞行器交会对接过程中的关键通信链路。空空通信FPGA作为空空通信机的核心部分,由接收信道和发射信道组成,分别完成数据的接收和发射功能_[1]。为保证空空扩频通信FPGA的正确性、健壮性,提高测试的覆盖性和完整性,提出了一种适用于空空扩频通信FPGA的全数字仿真验证方法,给出了中频信号生成模型和解扩接收模型的实现方案,并给出最终仿真结果。仿真结果表明,该仿真验证方法通过对FPGA的闭环性测试,自动完成激励和信号的采集、记录、比对,能有效提高仿真覆盖率,更真实地反映FPGA的工作细节,帮助设计师尽早发现FPGA设计问题,有效提高验证的质量。     

基于地址映射的NAND Flash控制器设计

针对嵌入式数据采集系统对NAND Flash进行读写控制时出现的坏块问题和磨损失衡问题,对数据采集系统的工作特点进行分析,借鉴闪存转换层的思想,提出了一种基于地址映射的NAND Flash控制方法,通过建立、维护、查询NAND Flash存储块逻辑地址与物理地址之间的映射关系表,实现NAND Flash的坏块管理和磨损均衡功能,同时介绍了使用地址映射方法的NAND Flash控制器设计过程;仿真测试和实际应用结果表明,基于地址映射方法设计的NAND Flash控制器能够识别、管理出厂坏块和突发坏块,均衡存储块的磨损,提高嵌入式数据采集系统的可靠性;该方法实现过程简单,无需移植文件系统,硬件资源要求低,为嵌入式数据采集系统中NAND Flash的读写控制提供了新的思路。     

多通道存储式坑道冲击波测试系统设计

随着武器装备的不断发展,弹药威力、科学性、特殊性等方面不断提升,针对坑道的钻地式武器也与日俱增;因目前对于坑道内冲击波测试的需求逐渐增多,测试要求越来越高,设计了一种针对坑道冲击波的测试系统;采用FPGA软件控制提供了多个可程控参数,赋予系统对不同药量战斗部冲击波测试的通用性;采用数字电位器结合仪表放大器结合以ICP传感器直流偏置,最大程度上降低了传感器自身直流信号对数据的干扰,提高了系统精度与可靠性;采用保留区替换的方法进行FLASH存储器坏块管理,保证了数据存储连续性,避免了因坏块导致通道间数据记录混乱;系统放大器具有1~100倍可调增益,滤波器截止频率40~500k可调,采样精度16bit,采样频率最高可达每通道2MSPS。经多次实弹测试结果表明,本系统操作便捷,数据符合预期,验证了本系统的可靠性,提供了一种新的坑道内冲击波测试手段。     

基于STK/VO的航天任务视景仿真系统

该文在STK/VO的基础上构建了一种适于航天任务的视景仿真系统,目的在于为航天任务的分析与设计提供一个直观的可交互的可视化仿真环境.该系统引入了资源库,对仿真所需的场景、模型等资源提供了有效的管理;同时还提供了模型的离线、在线编辑和场景显示属性的实时控制等功能,使仿真场景更加逼真生动;并提供了与应用仿真模块的接口,使系统具有通用性和可重用性.该文在描述系统结构与功能的基础上,重点介绍了航天任务仿真的三维建模、编辑及显示控制,最后以一个应用实例具体说明了系统各模块的功能及仿真流程.     

基于反馈无源化的切换非线性系统H∞跟踪控制

针对切换非线性系统,提出一种基于反馈无源化的H_∞跟踪控制策略.首先,提出依赖状态切换的控制方法,在子系统不满足有界参考弱最小相位这一标准假设时,给出解决H_∞跟踪问题的充分条件,通过零状态可检测条件保证切换系统的内部稳定性,并利用无源不等式验证切换非线性系统满足H_∞跟踪性能;然后,提出依赖时间切换的跟踪策略,得到H_∞跟踪问题的可解性条件,该方法不依赖系统内部状态进行切换,将系统输出和参考信号之间的误差作为控制输入,并计算出切换系统满足的平均驻留时间;最后,给出仿真算例,以验证结果的正确性.     

带有多个时变时滞的一阶多智能体系统的H∞包围控制

研究带有多个时变时滞的一阶多智能体系统在有向网络拓扑下的_∞包 围控制问题.首先,通过引入收敛性向量函数,将所讨论问题转化为一般时滞系统的_∞控制问题.然后,通过构造适当的Lyapunov-Krasovskii泛函,利用Lyapunov稳定性理论得到多智能体系统实现包围控制的充分条件,同时求得时变通信时滞的最大容许值.另外,在有外部干扰的情况下,得到了多智能体系统具有_∞包围控制性能常数的充分条件.最后,通过数值仿真实验验证了所得结果的有效性.     

基于模糊模型的非线性不确定时滞系统的H-infinite鲁棒容错控制

研究了一类具有不确定时滞的非线性系统的H_∞鲁棒容错控制问题. 采用T-S模糊模型来描述非线性系统,并对执行器失效且具有扰动的情形, 基于Lyapunov稳定性理论和LMI方法, 给出了系统H_∞鲁棒容错控制器存在的充分条件, 保证了系统的鲁棒稳定性. 仿真实例验证了本文提出方法的有效性.     

基于PCF8563的数字钟FPGA设计与实现

针对基于时钟芯片的数字钟系统进行了研究,采用FPGA作为主控芯片通过I_²C总线实现对实时时钟芯片PCF8563的读写控制,实现了时钟/日历切换显示,对时钟/日历手动调校。在调校状态下,实现了数据移位时数码管闪烁指示功能。给出了系统设计以及FPGA各模块详细设计,通过SignalTap逻辑分析仪,验证了系统功能实现的技术可行性,并在开发板上完成调试,对FPGA开发人员有一定的借鉴意义。     

基于T-S模型的集装箱桥吊防摇H∞控制

集装箱桥吊是一个不确定非线性系统, 但是把它作为一个不确定系统来研究却很少, 本文使用了基于T-S模型的H_∞控制把系统可稳和H_∞控制转化为解一系列矩阵不等式(LMI: linear matrix inequality)的问题, 得出最优的反馈矩阵, 设计出基于T-S模型的H_∞控制器. 并把这种方法进行了仿真, 结果表明这种方法简单可行, 并且具有很好的鲁棒性.     

基于PC104总线的运载火箭实物智能仿真系统

航天是高风险的行业,质量是航天的生命、是发射成功的保障,所以在地面对其进行全面仿真以检测相关的发射设备是非常重要的.对于航天运载火箭实物智能仿真系统是航天各型号地面测发控系统重要分支系统,是用以检测地面测发控设备功能正确性以及箭地通讯口功能的重要硬件系统,更为地面测试发控软件调试提供硬软件环境及调试平台.实例提出基于PC104嵌入式结构下加入FPGA智能仿真技术方案,构建了系统,历经了某大型运载型号近二十几发运载火箭发射成功的全部过程的验证,结果表明,其准确、全面地仿真了运载火箭箭载各装置的功能和参数,逼真仿真箭载计算机及遥测接口、箭地通讯接口的功能,并加入了冗余箭机的仿真.使系统获得了良好的控制性、覆盖性、通用性、使用性和可视性,为测试软件调试建立了仿真平台,由于设计精简,技术成熟,消除了一度失效,避免了自身故障,保证了系统的可靠性.     

A Universal BIST Approach for Virtex-Ultrascale Architecture

Interconnected cells, Configurable Logic Blocks (CLBs), and input/output (I/O) pads are all present in every Field Programmable Gate Array (FPGA) structure. The interconnects are formed by the physical paths for connecting the blocks . The combinational and sequential circuits are used in the logic blocks to execute logical functions. The FPGA includes two different tests called interconnect testing and logical testing. Instead of using an additional circuitry, the Built-in-Self-Test (BIST) logic is coded into an FPGA, which is then reconfigured to perform its specific operation after the testing is completed. As a result, additional test circuits for the FPGA board are no longer required. The FPGA BIST has no area overhead or performance reduction issues like conventional BIST. A resource-efficient testing scheme is essential to assure the appropriate operation of FPGA look-up tables for effectively testing the functional operation. In this work, the Configurable Logic Blocks (CLBs) of virtex-ultrascale FPGAs are tested using a BIST with a simple architecture. To evaluate the CLBs’ capabilities including distributed modes of operation of Random Access Memory (RAM), several types of configurations are created. These setups have the ability to identify 100% stuck-at failures in every CLB. This method is suitable for all phases of FPGA testing and has no overhead or performance cost.     

基于FPGA的K9F4G08 Flash控制器设计

设计了一种能使FPGA的主状态机直接管理Flash的控制器,该控制器具有自己的指令集和中断管理方式。用户可以根据FPGA的系统时钟对控制器进行操作,无需关心Flash对指令和数据的时序要求。控制器建立了自己的坏块管理机制,合并了一些Flash的常用关联指令,方便了用户对FPGA主状态机的设计。     

基于SRAM结构的FPGA抗辐射布局算法

分析由辐射造成的单粒子翻转(SEU)软错误,在通用布局布线工具的基础上,提出一种基于SRAM结构的现场可编程门阵列 (FPGA)抗辐射布局算法。该算法通过优化电路单元在FPGA中的布局位置,减少布线资源开路敏感错误、短路敏感错误以及SEU敏感点的数目。测试结果表明,该算法能减少SEU软错误,提高FPGA的抗辐射性能,并且无需增加额外的设计成本和硬件开销。     

DSP和JTAG接口的FPGA系统在线编程方法

基于SRAM的FPGA在高温下功耗较高,配置存储器时具有掉电易失性,且某些系统需要对FPGA进行在线升级以升级系统。针对这些需要,介绍一种使用RAM存储器作为配置码流载体,以DSP作为配置主控器实现基于Flash工艺的FPGA在线编程方法。PC通过DSP串口把FPGA配置码流下载至外部RAM,DSP的GPIO口驱动FPGA的JTAG口成功实现了Flash的擦除、烧写以及FPGA在线升级。实验结果表明,系统能在150℃环境以较低功耗正常稳定工作,且该方法可靠性高、操作方便。     

基于CAM的闪存无效块管理算法

针对NAND型闪存无效块结构,提出基于CAM的闪存无效块分类匹配算法。针对闪存擦除、写入和读取操作过程中无效块管理给出相应策略。在数据写入闪存过程中,采用片外SRAM数据备份的方法防止数据存储错误。通过搭建FPGA实验平台,证明该算法能发现新增长的无效块,实现连续无效块快速匹配,并对数据进行冗余备份。     

FPGA内嵌PowerPC的中断响应分析

Xilinx公司的XC2VP40 FPGA内部嵌有PowerPC内核,可以构建以PowerPC为核心的片内系统.构建以PowerPC为核心的中断测试系统,分析并简化其中断流程,最后对结果进行对比.     

A cost-effective and automatic surface defect inspection system for hot-rolled flat steel

Defective steel brings economic and commercial reputation losses to the hot-strip manufacturers, and one of the main difficulties in using machine-vision-based technique for steel surface inspection is time taken to process the massive images suffering from uneven illumination. This paper develops a modular and cost-effective AOI system for hot-rolled flat steel in real time. Firstly, a detailed system topology is constructed according to the design goals covering the vast majority of steel mills, lighting setup and typical defect patterns are presented as well. Secondly, the image enhancement method is designed to overcome the uneven-lighting, over- or under-exposure. Thirdly, the defect detection algorithm is developed based on variance, entropy and average gradient derived from non-overlapping 32×32 pixel blocks of steel surface images. Fourthly, the proposed algorithms are implemented on FPGA in parallel to improve the inspection speed. Finally, 18,071 contiguous images (4096×1024 pixel) acquired from 7 defective steel rolls have been inspected by the realized AOI system to evaluate the performance. The experimental results show that the proposed method is speedy and effective enough for real applications in the hot-rolled steel manufacturing, with 92.11% average accuracy while 5.54% false-negative rate.     

Macro-programmable reconfigurable stream processor for collaborative manufacturing systems

Growing demand for high speed processing of streamed data (e.g. video-streams, digital signal streams, communication streams, etc.) in the advanced manufacturing environments requires the adequate cost-efficient stream-processing platforms. Platforms based on the embedded microprocessors often cannot satisfy performance requirements due to limitations associated with the sequential nature of data execution process. During the last decade, development and prototyping of the above embedded platforms has started moving towards utilization of the Field Programmable Gate Array (FPGA) devices. However, the programming of an application to the FPGA based platform became an issue due to relatively complicated hardware design process. The paper presents an approach which allows simplification of the application programming process by utilization of: (i) the uniformed FPGA platform with the dynamically reconfigurable architecture, (ii) a programming technique based on a temporal partitioning of the application in segments which can be described in terms of macro-operators (function specific virtual components). The paper describes the concept of the approach, presents the analytical investigation and experimental verification of the cost-effectiveness of the proposed platform comparing to the platforms based on sequential micro-processors. It is also shown that the approach can be beneficially utilized in collaborative design and manufacturing.     

分布式系统中存储器的一致性问题

本文探讨分布式存储器的主要设计与实现中的一个主要问题--存储器一致性问题,详细讨论了内存一致性模型,以及置无效、写更新协议,共享的颗粒性和抖动问题.     

面向高速数码印花机的实时图像数据转置方法

针对PC无法实时按位转置大量图像数据而限制了数码印花机输出带宽和喷印速度的问题,设计了基于PowerPC处理器和Virtex-5系列FPGA的高速数据处理系统,运用FPGA实现了高效转置运算。为FPGA例化三个独立的DDR2控制器,通过控制器间的协同工作提高系统输出带宽;设计按位转置单元,将图像数据分块转置,利用DDR2控制器的突发传输高效地读写数据。性能测试结果表明FPGA的输出带宽高达327 Mb/s,数码印花机的喷印速度达249 m2/h,相比PC处理系统,在同等条件下性能提升明显。