IBIS仿真模型的应用

IBIS模型在高速PCB仿真设计中有广泛的应用。然而大多因缺乏对IBIS模型的深入认识而大大降低仿真的效率和正确性。本文通过深入分析IBIS模型的数据表和对应的波形曲线,得出IBIS模型在高速PCB仿真设计中的一些新的重要结论。这些新的结论揭示了基于IBIS模型的信号完整性仿真的本质,并在实际的工程实践中得到了验证和广泛的应用。     

基于CADENCE的IBIS模型分析PCB信号完整性

总结了在高速PCB板设计中信号完整性产生的原因、抑制和改善的方法.介绍了使用IBIS模型的仿真步骤以及使用CADENCE公司的Allegro SPB软件,支持IBIS模型对反射和串扰的仿真,验证了其改善后的效果,可以直观地看到PCB设计是否满足设计要求,进而指导和验证高速PCB的设计.     

基于Cadence软件的高速SDRAM的设计

论述了同步动态SDRAM与高速DSP处理芯片TMS320C6701接口的高速PCB板的设计过程。介绍高速PCB设计的思路和应用Cadence PSD高速PCB设计软件进行板上信号完整性分析的方法,通过对器件的IBIS模型进行仿真,依靠仿真结果指导设计和制作,并经过实际试验,其测试结果与仿真结果基本吻合。系统实现了最佳性能,提高了工作效率,缩短了研发周期。     

高速数据采集系统的信号完整性分析

信号完整性已经成为了高速数字PCB设计所关心的主要问题.文中简述了基于IBIS模型的信号完整性仿真分析的基本概念及其流程,并分析了基于IBIS模型的高速数据采集系统的信号完整性问题,利用仿真结果对设计进行修改.说明高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的.     

基于HyperLynx的断路器状态监测无线节点PCB设计

断路器状态监测无线节点PCB设计中遇到的高频高速信号产生的信号完整性问题越来越突出.使用IBIS模型和Hyperlynx仿真软件对该节点PCB板布线进行仿真,仿真结果表明经过手工调整布线后PCB板的信号传输产生的近端串扰约为400 mV,而自动生成PCB布线设计产生的近端串扰约为1 000 mV,满足不了高速PCB设计...     

高速PCB 信号完整性仿真与分析

针对如何能缩短电路设计开发流程和提高设计人员工作效率,本文主要提出了如何有效解决信号完整性问题。 介绍了一种信号完整性分析的方法,使用IBIS 模型进行信号完整性分析,通过加载芯片的IBIS 模型对高速PCB 板进行 仿真,并对仿真结果进行优化分析,达到验证设计的目的。     

应用于微机高速线路设计的IBIS模型研究

在微机高速系统设计中，系咎前端总线时钟为100MHz，DDR接口时钟为133MHz。介绍了IBIS模型及其模型的应用研究，列出了IBIS模型在微机系统高速设计中的一些应用，详尽地给出了时钟信号仿真的波形，从仿真结果证明了在微机高速线路设计中引入IBIS模型的重要性和必要性。     

IBIS建模和PCB信号完整性分析

随着数字系统中时钟频率的提高,PCB上的信号完整性也日益成为设计过程中不可忽略的问题.文中通过阐述IBIS模型的建立和PCB板上信号完整性的分析,介绍了一种必要的基于IBIS模型建立的信号完整性仿真及分析方法,例举了时钟网络设计的反射仿真结果对比.     

基于Cadence—Allegro的高速PCB设计信号完整性分析与仿真

信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法,并基于IBIS模型,采用Cadence．Alkgro软件的Specctraquest和Sigxp组件工具时设计的高速14位ADC／DAC应用景婉实制进行了SI仿真与分析,验证了常见SI问题解决方法的正确性。     

混合信号HDL促使IBIS走向综合化

I/O缓冲器信息规范或称IBIS,由于有效地满足了PCB设计师的分析验证需求而得到广泛认同。IBIS标准随着缓冲器技术的日益进步而得到不断完善。但要适应当今高速缓冲器设计的复杂性要求,则需要从技术上开始考虑IBIS与混合信号HDL及Spice的配合使用。     

非理想逻辑输入对IBIS仿真的影响及改进方法

在高速数字电路端口建模标准IBIS的基础上,提出一种改进仿真电路结构和算法的方法,用于处理经由传输线传输的非理想信号影响IBIS驱动器仿真精度问题.简述了IBIS瞬态提取采的四波形算法,在IBIS驱动器模型中引入了表征输入影响的调制参数K,分析和比较了改进的模型与晶体管模型、B参数模型的仿真结果,以说明改进后精度的提高.     

基于HyperLynx的高速DSP系统信号完整性仿真研究

高速系统设计中,信号完整性重要性日益突出.在研究高速DSP系统设计现状和信号完整性要求基础上,借助BIS模型和HyperLynx仿真软件,对基于TMS320C6416的高速视频编码系统进行了完善的信号完整性分析和仿真,详研究了系统中典型的端接和串扰解决方案.大量前仿真和后仿真实验保证了实际系统的正常工作,同时为工程实践提了有益借鉴.     

基于IBIS模型的信号完整性仿真分析

介绍了基于IBIS模型的信号完整性仿真分析的概念及其流程,并通过IBIS仿真分析了某型导弹安全控制器电路扳信号完整性,该电路板由数据前端处理和数据输出、数据处理器件、数据转换和缓存组成,适用于大型电路仿真。特别是对高速振铃和串扰进行情确的仿真,说明IBIS模型在电路板仿真分析中具有重要意义。     

基于HyperLynx的FPGA系统信号完整性仿真分析

针对目前高速电路发展带来的信号完整性问题,在分析信号完整性要求的基础上,借助HyperLynx仿真软件,通过器件IBIS模型,对基于EP2C8和TMS320F2812组成的系统进行信号完整性分析和仿真。基于反射原理来介绍减少反射的端接方法,利用大量的板前和板后仿真对设计方案进行反复验证。研究结果表明,HyperLynx可以解决该系统信号完整性方面存在的诸多问题,仿真结果给实际工程提供了借鉴。     

Improving Behavioral IO Buffer Modeling Based on IBIS

High level behavioral modeling is widely used in lieu of low level transistor models to ascertain the behavior of input/output (IO) drivers and receivers. The input output buffer information specification (IBIS) is one of the most widely used methodologies to model IO drivers as it satisfies the basic requirements of a behavioral model such as IP protection, simple structure, fast simulation time, and reasonable accuracy. As driver technology gets increasingly complicated and rise time of input signal gets increasingly smaller, important considerations such as simultaneous switching noise (SSN) becomes a major consideration when simulating multiple IO drivers in the integrated circuit. Unfortunately, IBIS falls short of becoming a complete IO behavioral model when simulating for SSN. This paper addresses the problem by assessing what is missing in IBIS. A method is presented for compensating for the missing information by complimenting the IBIS model with a black box that is simulator independent, without compromising with the speed that IBIS enjoys over the transistor models.      

Wireless Power Transfer and In-Vehicle Networking Integration for Energy-Efficient Electric Vehicles

This paper presents the wireless power transfer (WPT) technology based on inductive coupling and the design challenges of a hybrid energy harvester (EH) circuit as a promising solution to promote the energy efficiency of the electric vehicles (EVs). The design methodologies of ultra-low power (ULP) electronic module based on low leakage conditioning and processing device are detailed based on nanoscale transistor technology so that the WPT and hybrid EH can be implemented for self-powered devices in EVs. Moreover, in-vehicle network design verification based on a new power-aware behavioral model formulation and extraction for high-speed and ULP transceivers that enables the transient prediction of power and ground currents and voltages when multiple drivers are simultaneously switching for signal-power integrity evaluation. The derivation of the proposed model is based on the analysis and extension of the input/output buffer information specification (IBIS). The analysis of the previous IBIS and Mpilog modeling approaches is followed by a new model formulation along with a well-designed characterization and parametric extraction procedure.     

应用于DDR2／3之补偿式IBIS切换电流模型

高速接口传输领域中，电源完整性模拟是一个非常重要的课题。然而，它需要非常完整且复杂的信道与信号模型，才能充分描述电源与信号网络的行为，并且在许多激发源同时存在时，能精准地预测同步切换电流所引发的电源噪声。除此之外，信号源的模型，IBIS模型，在仿真时也扮演着重要的角色，特别是它会决定进入电源网络切换电流噪声的大小。本文提出一种改善IBIS模型的方案，利用标准的IBIS模型与一个外加的补偿式切换电流单元，可以增加IBIS模型的预测噪声能力与精确度，使得IBIS模型在协同设计时，能更有效地预测真实DDR2／DDR3同步切换电流的噪声。     

基于宏模型的同步开关噪声仿真分析

同步开关噪声(SSN)对具有上百个输入/输出端口的高性能FPGA系统具有很大的影响,已经成为深亚微米设计所必须考虑的主要问题之一.由于没有考虑电压反馈效应,IBIS模型在仿真SSN时,总是过高估计电源噪声、地噪声和静线噪声.为提高IBIS模型仿真SSN的精度提出了一种改进的方法,利用自研发的工具SSWI(SSN simulation with IBIS)获得了自动IBIS优化模型.利用美国北卡州立大学开发的工具S2IBIS直接从SPICE模型中提取了IBIS模型,与SPICE模型仿真结果验证了该方法的有效性,采用该法可以提高IBIS模型仿真SSN的精度60%～70%.