星间激光干涉仪中频载波跟踪技术研究

针对星间激光干涉测距系统高动态载波跟踪的需求,提出了一种基于锁频环(FLL)辅助锁相环(PLL)的载波跟踪算法,采用改进后的叉积自动频率跟踪环(CPAFC)进行频率牵引,采用科斯塔斯环对载波相位进行高精度跟踪,有效解决了高动态条件下环路跟踪精度和动态适应性能之间的矛盾。基于simulink搭建了模块化仿真系统,对载波环路的性能进行了仿真,结果表明该跟踪环路能够适应±6 kHz/s的环路动态,可用于星间激光干涉仪高动态载波信号的稳定跟踪。     

三阶卡尔曼滤波数字锁频环设计及性能分析

提出了一种基于三维卡尔曼滤波的三阶数字锁频环设计方法,并将该锁频环用于高动态GPS信号的载波跟踪。推导了卡尔曼滤波与数字锁频环之间的等效关系,给出了基于该方法设计的锁频环的等效噪声带宽闭式解,分析了环路的暂态性能和稳态性能。以暂态带宽和均方根频率跟踪误差为性能指标,对基于该方法设计的锁频环和固定增益的数字锁频环进行了仿真对比。结果表明,在具有相同稳态带宽的情况下,两种环路具有可比拟的动态和静态跟踪误差,但基于该方法设计的环路具有较高的初始捕获带宽,环路收敛时间大大降低。     

一种数字锁相环的参数设计方法

数字锁相环在实际通信系统中应用广泛,但其精确的环路参数设计比较困难。针对这一问题,以数字反正切载波恢复锁相环为例给出了一种环路参数设计方法,利用模拟环路和数字环路的对应关系,完成数字锁相环的参数设计。仿真结果表明了该方法的有效性。     

全球导航卫星系统矢量载波环的设计与分析

为了减弱在传统跟踪算法中不良通道或者解算错误带来的影响,提出自适应载波跟踪算法.算法的基本思想是通过矢量环辅助标量环而不是完全替代标量环实现信号的跟踪.它在每个跟踪通道里添加一个卡尔曼滤波器,该滤波器利用当前鉴频器输出的频率残差与导航处理器反馈的载波频率进行环路更新;根据两者的方差,自动调节通道滤波器的增益因子,保持更加准确的载波估计频率.不同于传统矢量跟踪算法必须在完成导航解算后才更新跟踪环路,改进算法运行在每个跟踪通道上并根据环路积分间隔更新跟踪环路,因此可以在低解算速率的要求下跟踪更大的动态范围.改进算法结合了矢量与标量环路两者的优势,具有矩阵小和数据处理简单的特点.仿真结果表明,该算法较传统算法提高了信号跟踪的准确性和鲁棒性.     

猝发式直扩系统载波同步技术研究

为了解决猝发式直扩系统中大频偏情况下信号载波的捕获和跟踪问题,该文提出了一种集扫频、锁频环和锁相环技术相结合的载波同步方案.在理论上对该方案进行详细分析后,基于MATLAB平台进行方案的仿真验证.结果表明,该方案可以满足系统设计要求,具有较高的实际应用价值.     

无人机上行链路数据传输方案

为保证无人飞机在动态环境下数据传输的稳定性和可靠性,提出了一种循环正交M元扩频上行链路数据传输方案。按此方案传输数据,发送信号不存在潜在的周期性,系统的抗干扰和抗截获性能得到了很好的保障。在动态环境中,由于载体具有较大的加速度,载波多普勒频移剧烈变化,普通接收机载波跟踪环极易失锁,故提出一种基于经验值查表的载波跟踪算法,在锁频环内引入经验值查找表,环路能自适应调整环路滤波器带宽,从而实现任意时刻的高精度载波跟踪。     

FPLL环路性能分析及优化准则

通过建立联合环路的数学模型,将锁频环(FLL)跟踪误差引入锁相环(PLL),能准确推导出二阶FLL辅助三阶PLL的相位跟踪误差公式.推导结果表明,锁频环辅助的锁相环(FPLL)跟踪误差与之前针对单PLL或FLL的研究结果有较大差别: 考虑加加速度动态效果时,FPLL环路相位跟踪动态应力误差为零;FPLL相位热噪声跟踪误差不仅包含PLL的热噪声,而且具有FLL的热噪声成分.另外,不同于对FLL或PLL单独作优化,提出一个FPLL的联合优化准则: 以FLL动态应力误差小于PLL快速捕捉带为约束,相位跟踪误差最小为目标,对FLL和PLL带宽同时进行优化.最后,数值仿真结果表明,所作FPLL的环路性能分析正确,推导所得误差公式准确;联合优化所得FPLL环路可稳定工作,同时获得相对单PLL更好的相位跟踪精度.研究结果有助于之后FPLL的精确设计.     

基于复子载波信号无模糊跟踪的组合环路设计

复子载波信号是指采用方波复指数函数作为子载波调制的BOC信号,目前已经被广泛应用于全球卫星导航系统。复子载波信号的自相关函数存在多个相关值,在信号同步时会产生信号误捕和跟踪到旁峰的问题。为此,提出了一种适用于复子载波信号的组合跟踪环结构,其中主环采用常规的BPSK-like算法实现信号的初始同步,辅助环分别采用双重估计跟踪算法和旁峰消除算法,与主环共同完成高精度跟踪。首先给出双重估计跟踪算法和旁峰消除算法在此组合环结构下的实现。然后利用仿真数据从跟踪精度和抗多径能力两方面对辅助跟踪环的性能进行分析,并利用实测数据对此环路结构的实用性进行检验。仿真和实测数据跟踪结果表明,提出的辅助组合跟踪结构切实可行并具有较好的抗噪声和抗多径性能。     

基于自适应容积卡尔曼滤波的矢量跟踪算法

当前矢量跟踪环路中,鉴别器的输出受噪声影响存在较大误差,针对该问题,提出使用容积卡尔曼滤波器代替鉴别器的算法,对I/Q支路数据进行滤波处理,输出码相位误差和载波频率误差。该算法不仅可以规避鉴别器的非线性问题,而且可以降低噪声的影响。同时,使用容积卡尔曼滤波算法处理非线性的I/Q支路数据,有效地保证了数据处理的精度。针对噪声是未知或时变的特点,采用新息协方差对量测噪声的协方差矩阵进行实时估计,提高了算法应对环境噪声变化的鲁棒性。将新算法与基于鉴别器方式的矢量跟踪算法进行对比验证,实验数据表明,改进后算法输出的码相位误差和载波频率误差更小,用户位置和速度的解算精度也更高。     

GPS信号码跟踪环算法研究

对GPS卫星信号传统码跟踪环的跟踪性能和计算量进行了分析,为了提高码跟踪环的计算效率,降低计算量,对非相干型码延迟锁定环进行了研究;以点积功率鉴别器为出发点,对延迟锁定环的环路结构进行了重构,提出了一种改进的环路算法,并对传统环路和改进环路的算法复杂度和硬件成本进行了比较分析.改进环路在不损失跟踪特性的前提下,不仅降低了硬件的实现成本、资源的消耗和计算量,而且提高了计算效率;实验结果表明此改进环路是可行的.对于其他导航系统的接收机来说,此方法也具有一定的适用性.     

Tracking error analysis and simulation of FLL-assisted PLL

In order to solve problems in high dynamic environment, a frequency-locked loop (FLL) assisted phase-locked loop (PLL) is put forward for carrier tracking. On the basis of the analysis of discriminators, the total phase error of the tracking loop is analyzed and a general error expression is derived. By using linearization and Jaffe-Rechtin coefficients, the performance of a special first order FLL-assisted second order PLL is analyzed to get a closed expression. Analysis results and simulations show that there exist an optimal FLL loop bandwidth and a optimal PLL loop bandwidth which can make the phase jitter much less than that when the PLL is used alone.     

基于分数阶广义积分器的电网同步技术

前置滤波结构的锁相环(PLL)是研究电网同步技术的强有力工具.但二阶广义积分器型PLL、复数滤波器型PLL等常用PLL的动态性能因前级结构的截止频率偏低而受到制约.为此,本文提出一种基于分数阶广义积分器的三相PLL技术.该PLL的前级滤波结构由分数阶积分器构成,能够生成两个相位差为45°的斜交信号,经过相关线性运算,可从该对斜交信号中提取出电网电压的正负序分量.结合后级的同步旋转坐标系PLL,建立整个PLL系统的数学模型,并利用三阶最佳设计法对系统进行了校正,确定相关控制参数.研究发现,分数阶广义积分器的截止频率明显高于二阶广义积分器,有利于改善PLL系统的动态品质.仿真和实验结果表明,相比多重二阶广义积分器型PLL,所提PLL的动态性能更佳.     

Research of Frequency Discriminator on Frequency Lock Loops

Frequency lock loops (FLL) discriminating algorithms for direct-sequence spread-spectrum are discussed. The existing algorithms can't solve the problem of data bit reversal during one pre-detection integral period. And when the initial frequency offset is large,the frequency discriminator can't work normally. To solve these problems,a new FLL discriminating algorithm is introduced. The least-squares discriminator is used in this new algorithm. As the least-squares discriminator has a short process unit period,the corresponding frequency discriminating range is large. And the data bit reversal just influence one process unit period,so the least-squares discriminated result will not be affected. Compared with traditional frequency discriminator,the least-squares algorithm can effectively solve the problem of data bit reversal and can endure larger initial frequency offset.     

锁相环动态频相跟踪特性分析

工作原理的基础上,利用传递函数法建立了锁相环跟踪误差的二阶等效模型,并对锁相环的动态频相跟踪特性进行了理论分析.利用MATLAB构建了锁相环的仿真模型,针对输入信号中发生频率和相位突变、频率连续瞬变以及谐波畸变等多种情形,开展了仿真研究.理论分析与仿真结果表明,锁相环具有与二阶控制系统类似的特征,必然存在着响应时间、超调、偏差等现象,对输入信号的准确跟踪也需要一定具体条件.研究结果为锁相环的应用条件确定、外围电路参数设计以及性能改进等提供了参考依据.     

基于VHDL语言的数字锁相环的设计与实现

为了改善数字通信系统的同步性能，保证系统工作稳定、可靠，对锁相环电路进行了研究。在分析模拟锁相环缺点的基础上，介绍了数字锁相环的工作原理，并用VHDL语言对该系统进行了设计，给出了数字锁相环电路3个主要模块的设计过程及仿真结果，得到了该系统的顶层电路。实验及仿真结果表明，数字锁相环是解决同步问题的重要措施之一。     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

基于MBOC调制的北斗导航信号的多径误差分析

为了定量地分析MBOC(Multiplexed binary offset carrier)调制的北斗导航信号的多径误差,在分析MBOC调制信号原理的基础上,建立了相应的多径信号模型,利用超前减滞后功率鉴相器和反正切函数鉴相器,推导了多径效应导致码相位跟踪误差和载波相位误差的表达式.对不同的多径直达幅度比(Multipath todirect ratio,MDR)、相关器间隔、前端带宽时MBOC调制信号的多径性能进行了仿真,并针对存在噪声干扰时的码跟踪误差进行了仿真分析.仿真结果表明,多径直达幅度比由-3 dB减小到-6 dB时,所产生的多径误差包络也相应地减小.在多径直达信号幅度比(MDR)一定时,采用窄相关技术和较宽的接收机前端带宽均能很好地抑制多径误差.存在噪声干扰时,码跟踪误差随着载噪比(Carrier to Noise Ratio,CNR)的增加逐渐减小为0.     

基于数字鉴频器的新型微波锁相环捕获方法

为了提高锁相环锁定速度,在研究快速捕获技术基础上提出一种新型的数字鉴频器的设计方法,然后对一个频率范围在1~8 GHz、频率步进为10 MHz的宽带锁相频率源进行了设计与实现.该方法利用鉴频器对压控振荡器的频率进行精确预置,使其进入锁相环快捕带,实现对锁相环宽带捕获和精确预置.测试结果表明,该锁相频率源相位噪声低,杂散小;采用该方法,捕获时间有了较大的改善.     

Low spurious noise frequency synthesis based on a DDS-driven wideband PLL architecture

An S-band frequency synthesizer for a stepped-frequency radar is presented. This frequen- cy synthesizer is based on a direct digital synthesizer （ DDS ） -driven wideband phase-locked loop （PLL） architecture which can achieve low spurious noise and rapid frequency hopping simultaneous- ly. The mechanism of introducing high level spurs by the images of DDS digital to analog convertor （DAC） output is analyzed. A novel DDS frequency planning method is proposed to ensure low col- ored noise within the entire bandwidth. The designed output frequency range is 3. 765 -4. 085 GHz, and the step size is 5 MHz with frequency agility of less than 1 μs. Measured results demonstrate that the average spurious free dynamic range （SFDR） is about 64 dBc in a 320 MHz bandwidth.