大屏幕彩电新电路新技术精萃(3) 同步性能改善电路与CCD型垂直轮廓补偿电路

同步性能改善电路全电视信号中的复合同步信号有着多种作用,同步头的性能优劣直接影响同步分离,继而影响图像的同步,甚至还影响彩色解码,所以大屏幕彩电中专门设置有同步性能改善电路,可使同步头伸长,有利于同步分离,从而改善电视机的同步性能。同步性能改善电路通常设置在全电     

面向时间同步网络开通运维的智能时钟解决方案

本文提出了基于SDN的端到端的智能时钟网络架构和解决方案,该方案可以自动准确地进行同步规划,快速高效地发现现网配置隐患,进行自动同步恢复和告警定位,并实现同步性能实时监控,从而全面支撑时间同步网络的开通运维.     

准同步和同步数字系列设备的帧同步性能分析与比较

帧同步性能是数字终端设备的重要性能之一。本文采用流程图分析法,首先分析了2Mb/s 和1.5Mb/s 准同步数字系列各等级信号的帧同步性能,然后推广应用到新的同步数字系列的STM 设备。基于分析所得结论,本文给出了STM 设备帧同步系统在帧失步和帧同步恢复过程中应采取的措施。     

关于同步网性能在线监测技术规范性及有效性的研究

针对目前通信业内主流数字同步设备(SYNLOCK-V3)的实际运用情况,根据大量性能测试及调查研究结果,分析了其频偏检测机制、FREQ告警门限值、MTIE、TDEV模板设定、频率牵引范围等多个技术设计问题,或与业内通行标准值具有较大的差距。指出该类问题有关的不利影响,在此基础上提出了改进建议。     

一种新的MC-CDMA系统同步算法

多载波CDMA(MC-CDMA)技术结合了正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)和CDMA技术的特点,在无线衰落信道中传输高速数据时具有突出的优势.整个MC-CDMA系统中同步性能起着非常重要的作用.本文在分析现有各种同步算法性能的基础上提出了一种新的MC-CDMA同步算法,理论分析和仿真表明这种新算法具有更好的同步性能且具有更低的系统复杂度.     

一种新的高速跳频同步方法

跳频电台同步系统要求具有良好的抗干扰性能和保密性能,同时达到快速同步.针对传统的时间信息和同步字头相结合的同步方案,提出了一种基于差分跳频原理的高速跳频同步方案.发送端利用载波的前后相关性来传送同步信息,接收端通过频率侦测获取同步信息,简化了传统方案中同步信息的编码、调制等过程.仿真结果表明,方案的同步性能有较大改善,同步时间短,抗干扰能力强.     

大频偏下OFDM系统的定时和频率同步算法

通过对已有训练序列产生方法的修改,使它能实现大频偏环境下定时和频率同步.该方法仅利用一个OFDM符号,就能同时实现定时同步和频率同步.其中定时同步方法和原有方法一样,而频率同步算法则由于训练序列产生方式的改变,可进行整数倍的频偏估计,因此在定时同步性能下降不大的情况下,实现了频偏估计范围的扩大,提高了系统的性能.     

多涡卷混沌振荡电路同步的实验研究

以5涡卷混沌振荡器为例进行了单向、双向耦合同步实验研究，实验结果显示耦合同步法同步性能良好，具体表现为：实现简单方便，鲁棒性较好，且双向耦合比单向耦合同步性能更好。以5涡卷混沌振荡电路为例用脉冲同步法进行同步实验研究，结果表明：脉冲同步法在合理选择脉冲的频率（周期）、占空比及幅度参数的情况下，可使收、发端的混沌振荡电路保持同步，且抗干扰性能良好，RC乘积越小，同步性能越好，实验结果与仿真结果一致。     

一种抗频偏的定时同步方法及其性能分析

针对长序列互相关定时同步性能受频偏影响的问题,提出了一种分段频偏补偿的定时同步算法.该算法在分段互相关的基础上,使用频偏补偿替代传统的绝对值操作,在减少载波频偏对同步峰值影响的同时不增加噪声均值.理论分析和仿真结果表明,改进方法定时同步性能优于传统分段方法,适用于低信噪比大频偏的无线通信系统.     

低信噪比下的比特同步设计

比特同步性能设计未有可直接引用的公式且其公式推导繁难,故而工程设计常停留在工程经验层面。针对此问题,以平方律检波比特同步设计为例,在高斯白噪声信道条件下,分析了其功率谱密度,推导了其输出信噪比表达式,总结了影响比特同步性能改善的因素,并在分析结果基础之上,给出了低信噪比下的比特同步设计方法,这对工程设计有着重要的指导意义。     

端到端语音加密通信的同步信号设计

在语音加密通信过程中,接收方需要通过信号同步来实现精确的解密并恢复出语音信号,而现有方法精确度低且运算量大。为了解决端到端语音加密、解密过程中的同步问题,设计了一种新的基于线性调频信号的同步信号结构。该同步信号是基于带宽经过筛选的线性调频信号产生,避免了因为添加同步信号而使带宽扩展的问题。同步信号结构由两种不同长度的线性调频信号组合而成,不同的组合形式又会产生不同的同步效果。这种结构设计大大提高了同步的精确度和减少了同步运算量。理论和实验证明：该方法可以实现对接收信号帧起始位置进行精确地定位;不会展宽和影响语音信号的频谱;可以透过语音编解码器传输;具有一定的抗噪声性能;运算量比原始结构的同步信号大大减少。     

CMMB接收机符号同步与载波同步算法设计

通过对CMMB系统的分析,提出了一种易于FPGA实现的符号同步和载波同步的解决方案.该方案中符号同步和载波同步分别利用帧结构中同步序列的相关性在时域中和频域中完成.该方案不仅降低了硬件实现的复杂度,而且在恶劣的环境下也能取得很好的系统性能.     

Distributed source-destination synchronization using inband clockdistribution

This paper presents a new distributed methodology for source destination synchronization for interactive teleconferencing. The method is based on a reference clock, which is synthesized from a distributed global clock. The global clock is generated by periodically exchanging inband synchronization signals with neighboring nodes. The timing jitter achieved with this method can be arbitrarily close to the jitter obtained by the centralized synchronous methods which usually use an out-of-band, hard-wired reference clock. The global clock synchronization algorithm, used in this work, guarantees frequency locking of all the network nodes to the slowest clock in the system. As a result, the slowest clock can be used as an implicit reference clock for source-destination synchronization protocols, such as synchronous frequency encoding technique (SFET) and synchronous residual time stamp (SRTS). This inband synchronization method does not require the explicit knowledge of which clock is actually the slowest in the system. Therefore, if the slowest clock fails, then another clock on a different node will be the slowest, and the nodes will use it as a reference clock for the source-destination synchronization protocol. The existing out-of-band reference clock techniques do not have this strong fault tolerant property     

A line-voltage-sensorless synchronous rectifier

A line-voltage-sensorless control for three-phase pulsewidth-modulated (PWM) synchronous rectifiers is presented. A line synchronization and unity power factor control are described. Indirect synchronization without sensing the line voltage allows a standard vector-controlled inverter to be used as a synchronous rectifier without requiring any additional hardware. Furthermore, the line synchronization can be properly operated under line voltage distortion or notching and line frequency variation. All control functions are implemented with a single-chip microcontroller. It is shown via experimental results that the proposed controller gives good performance for the synchronous rectifier     

结构健康监测无线传感网络同步采集研究

无线传感网络时间同步和同步采集预同步后,采用物理初始化相对(Physical time,Initialize time,Relative time,PIR)时间分离法,以及时间戳和数据包序号相结合的数据包结构,并对时间信息建立柔性优化模型。该同步采集方法可获取准确的时间信息,具有适用高频采集和低功耗的特点,保障了结构健康监测中同步采集时间信息和场域诊断的可靠性。     

GPS在双（多）基地高频地波雷达中的应用

针对双(多)基地高频地波雷达高精度同步问题，给出了一种利用GPS模块进行校频的时间同步方法。该方法采用FPGA器件，外同步源来自GPS接收信号，通过对FPGA内部设计的数字鉴相器输出的相差进行处理，并通过时间步长由小增大的方式调整恒温晶振的调谐电压，结果获得很高的频率同步精度。输出各信号的时间关系由软件设定，以计数方式产生，不但电路简单，调试修改方便，更重要的是使各信号问的时序关系准确、稳定、可靠，减少了雷达的相位误差。考虑到GPS接收机不能正常接收到信号的情况，FPGA内部的波形产生逻辑模块还进行了冗余设计，在GPS接收机不能正确接收到信号时，产生精度由时钟保证的同步信号，确保时间同步信号的连续性。文中还给出了利用ModelSim进行仿真的结果。理论分析和仿真结果说明了该文设计方案的可行性。     

分布式多通道同步采集系统设计

为实现分布式微震采集系统中各个采集终端之间和同一采集终端多个通道之间的同步,设计了一种分布式多通道同步微震信号采集系统。利用了ADS1278解决了同一采集终端多通道之间的同步采集问题,同时使用GPS时钟同步的方法解决了不同采集终端间的同步问题,在GPS设计中提出了时钟分相算法测量1PPS信号和本地秒脉冲时间误差,通过PID算法计算得到恒温晶振的频率偏差控制量来调整恒温晶振,最终使1PPS信号和本地秒脉冲信号高精度同步,从而实现不同终端之间的采样时钟同步。实验结果表明,不同数据采集终端之间的同步精度优于500ns,实现了分布式多通道同步信号采集。     

5G高精度时间同步组网方案研究

5G网络部署和垂直行业应用对时间同步提出了新的需求.为了满足高精度的同步需求,需要采用高精度同步源技术、高精度同步传送技术、同步监测技术、智能时钟部署及运维技术.针对OTN系统和SPN系统同步网部署分别提出了典型的方案,为5G同步网的规划建设提供了参考.