基于FPGA的实时图像采集与Sobel边缘检测

运用现场可编程门阵列(FPGA)的流水线和并行技术,构建灵活高速的可编程图像采集与预处理系统.利用基于QuartusⅡ提供的参数可设置宏功能模块,实现了Sobel边缘检测算法,并实时显示边缘检测后的图像,获得了很好的边缘检测效果,缩短了开发周期.     

景象匹配预处理系统中基于FPGA的高速图像采集和快速直方图运算

针对景象匹配末制导系统处理量大、实时性要求高的情况,设计了基于FPGA的高速图像预处理系统。通过FPGA内部的灵活编程,实现了视频图像的高速采集、存储和输出,并在采集图像的同时,并行地实现了高效的图像预处理,分担了后续处理机的工作,极大地提高了系统的实时性。试验结果表明该系统处理效果好,速度快,为后续处理系统提供了极大的方便。     

基于FPGA图像采集系统的硬件电路设计

为实现图像数据的采集与显示,利用Xilinx提供的MIG_example_designIP核,结合Verilog HDL语言,设计了一种以Spartan 6系列现场可编程门阵列(FPGA)为核心的实时图像采集系统硬件电路。由CMOS OV7670图像传感器进行系统图像采集,利用乒乓操作将图像数据写入DDR3 SDRAM中,经过缓存后将图像输送给上位机由VGA进行实时显示。使用ISE Design 14.7对系统的整个过程和各个模块进行设计。基于Modelsim进行仿真测试,证明该系统满足设计要求。该设计灵活性高、可移植性强,且能够进行实时显示,有助于对图像的预处理,尤其是图像分析和目标识别的优化,为进一步开发更复杂的图像算法提供借鉴。     

基于FPGA和Qt的图像处理系统设计

针对CIS图像采集与处理系统实时性高、功耗低、体积小、图像处理类型多样的要求,设计了一种以FPGA为主处理器,Qt软件为协处理器的单通道CIS图像采集处理系统。利用FPGA集成度高、速度快的优点,完成图像的前端采集和预处理;Qt软件实时显示图像,并可根据需要调用其丰富的库资源,完成各种复杂的图像处理操作。系统有通用性强易于升级的特点,加载上相应的软硬件程序之后,可实现对图像的采样、预处理、传输、PC端实时显示及后续处理等功能。详细分析了系统的设计思路及实现方式,并在软硬件平台上进行了算法仿真和功能验证。实验结果表明：该系统实时性好,图像处理功能强大,灵活性好,能满足设计要求。     

基于FPGA的红外图像高速采集及预处理电路

介绍了基于FPGA的红外视频图像高速采集及预处理电路的总体结构。电路采用了模块化结构设计、流水线工作方式及乒乓存储等多项技术。该电路与TMS320C6414通过HPI口高速通信保证了数据传输的实时性。详细介绍了图像采集、HPI接口等模块的工作原理及实现方法。经实验,该电路实现了对数字PAL式16位数字图像的采集及背景抑制,分担了大量后续处理机的计算工作,极大地提高了系统的实时性。     

基于FPGA的图像边缘检测器的研究和设计

在构建了一种基于联DSP+FPGA图像处理系统的基础上,论述了一个基于EDA技术的、用FPGA实现图像边缘检测协处理器的设计过程,包括边缘检测算法的选择、系统FPGA的VHDL设计实现和在MAXPLUSII开发环境下的相关仿真结果.该协处理器的像素处理方式采用全硬件并行及流水线技术,经验证,和单独采用单片机或DSP系统相比,其处理速度有显著的提高.     

基于FPGA的小型化实时CMOS成像处理系统

针对成像处理系统的实时性和小型化的问题,设计了一种基于Cyclone IV系列FPGA的CMOS数据采集处理系统,实现了图像的实时采集、处理和双通道输出;通过体系结构上的优化实现了系统的小型化设计。介绍了系统总体框架、硬件体系结构、FPGA功能模块以及图像预处理算法等。最后对系统进行了功能性实验,在满足双通道实时显示的情况下,可以实现图像增强等实时处理,表明该系统具有一定的实用价值。     

双目视觉的图像采集模块设计

双目立体视觉是计算机视觉的一个重要分支[1],可以用于获取三维空间中的目标的位置信息(包括距离信息).而图像采集是整个双目视觉系统的基础,改善图像采集的性能可以改善系统的整体性能.基于Zynq-7000芯片将ARM和FPGA集成为一体的特征,讨论了基于该芯片设计实现的双目视觉的图像采集模块.通过在Zynq-7000芯片的FPGA部分设计实现的采集模块与DMA模块的协同工作,提高了图像采集与传输的效率,减轻了CPU的负担,提高了整个视觉系统的性能.     

基于FPGA与Sobel算法的实时图像处理

如今,图像处理算法的复杂度越来越高,图像处理的数据量越来越大,图像处理的实时性显得十分重要。为了解 决图像预处理、视频流数据实时性存在的问题,给出了一种基于FPGA和OV5640以Sobel算子进行边缘检测的图像采集与处 理系统设计方法,FPGA将OV5640摄像头采集到的视频流数据传送至SDRAM,由Sobel算子模板处理后通过VGA显示视频 图像。该设计基于Intel公司的Cyclone IV系列FPGA芯片EP4CE10F17C8进行了验证。实验结果表明,基于FPGA和Sobel边 缘检测算法,使用流水线设计和乒乓操作,可实现视频流数据处理的实时性。     

基于FPGA的红外焦平面阵列图像采集及处理系统设计

介绍了一种基于FPGA的图像采集及处理系统实现方案,采用Altera公司的EP2C35系列现场可编程门阵列FPGA作为控制核心,完成了图像采集、存储、预处理及下位机实时视频合成、显示等功能;简介了各功能模块的实现方案,给出了软硬件实现要点及实验结果,系统末端Camera Link协议接口配合PCI图像采集卡将采集处理后的信号传送至上位机;在上位机端的Sapera CamExpert用户界面中以grab连续采集或snap单帧采集模式即可捕获下位机端送来的图像信号,从而实现了高速实时图像采集及处理。     

融合边缘信息多运动目标检测识别系统设计

运动目标检测算法易受到噪声和亮度变换的影响,从而出现虚假目标,很难满足在实际应用中准确性和实时性的需求。针对上述问题,提出了一种融合边缘信息的多运动目标实时检测算法,并在FPGA平台上构建了视频图像处理系统。该算法首先使用高斯滤波增强算法来提高抗噪性能。然后,采用三帧差分法减少虚假目标的出现概率。同时,对图像进行边缘检测,并将边缘信息与帧差法的结果相融合。最后,运用多目标识别算法完成对运动目标的识别和标记。该算法实现充分利用了FPGA的并行计算和流水线操作,经实验测试检测识别系统能够在1280×720@60Hz视频场景下实现对最多16个运动目标的实时检测。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

高速动态图像目标识别算法的设计与实现

为了实现对高速动态图像进行稳定的快速识别,并将识别出的目标图像传给上位机,应用优化的背景差分原理,设计并验证了一种可并行计算的高速动态目标识别算法,利用FPGA作为主控芯片实现了有效图像的高效采集以及实时传输功能;首先该系统采用流水线处理方式实现对数据的实时采集,然后利用乒乓操作来实现目标识别算法,通过对DDR3进行分页操作,将识别后的动态目标图像进行缓存,最后采用USB3.0芯片实现上位机与FPGA进行实时传输数据;实验结果表明,所设计的动态目标高速识别算法可以有效识别出6 mm的BB弹,捕获率高达99%,同时该系统可以实现动态目标数据的实时传输。     

基于FPGA的图像中值滤波器设计

介绍了基于FPGA的图像采集及处理系统的总体结构和模块设计。在图像处理模块中,根据FPGA并行计算的特点,提出了改进的中值滤波算法。通过与原算法进行比较,论证了该算法在提高系统效率方面具有优势。     

FPGA上基于Hausdorff距离的图像匹配并行算法设计与实现

基于Hausdorff距离的图像匹配算法鲁棒性较好,但计算代价较大,软件实现方案很难满足实时性要求。为了解决这个问题,本文在基于局部Hausdorff距离的图像匹配算法基础上提出了一种鲁棒而实时的FPGA实现方案。为了充分有效利用FPGA的硬件资源,首先对传统串行算法进行并行性分析,提出了一个并行算法;然后以此为基础设计了一种三段式粗粒度流水体系结构,并将其映射到FPGA上进行实现。实验结果表明,该系统在性能上优于其它相关工作,与PC(Pentium42.8GHz)上的软件实现方案相比可以达到接近50倍的加速比。     

An FPGA implementation for real-time edge detection

The Hessian matrix-based edge detection algorithm of Dr. Carsten Steger has the advantages of high accuracy and versatility. However, this algorithm has a complex and time-consuming computation process. Large-scale Gaussian convolution also employs a large number of multipliers when implemented on a field programmable gate array (FPGA). To address these problems, an FPGA implementation for Steger’s edge detection algorithm is proposed. This implementation employs pipeline and parallel architectures at both task and data levels for data stream processing. The original kernels of Gaussian convolution are simplified with box-filter to convert the multiplication operation in the convolution into addition, subtraction, or shift operations with the concept of integral image, thereby minimizing the multiplier resources. The proposed FPGA implementation demonstrates a favorable accuracy and anti-noise capability when dealing with different degrees of blur and noise in an image. Therefore, the FPGA implementation can satisfy real-time edge detection requirements.     

基于FPGA的高帧频图像跟踪系统设计

针对高速运动的导弹末端制导、弹道实验或机载武器姿态跟踪中目标图像模糊及跟踪精度较低的问题,给出一套基于CMOS高帧频图像传感器与FPGA的高速图像跟踪系统。在FPGA中采用流水线方式,设计了的图像采集模块、乒乓高速缓存模块、图像处理及跟踪控制模块,采用动态阈值分割法获取目标,计算出目标形心偏移图像视场中央的偏移量,依据二维视场的偏移量控制云台跟踪目标。实验结果表明,该系统能够有效获得高帧频图像传感器数据,数据读出速率可达80Mb/S,提高了系统跟踪精度。     

基于FPGA的实时图像采集系统

针对实时图像采集系统数据量大,实时性强的特点,提出了一种基于FPGA的解决方案;在单片FPGA芯片上完成整个系统的软硬件设计,集成度高,可靠性强;图像的采集、存储及显示都采用硬件逻辑实现,此外,用逻辑实现处理算法,经几个时钟周期的延时就完成了图像处理,充分体现了FPGA并行处理的优势;实验表明,该系统较好地满足了系统的实时处理要求。