基于FPGA的直接数字频率合成器设计

随着数字集成电路和微电子技术,尤其是现场可编程门阵列(FPGA)器件的发展产生了第三代频率合成技术--直接数字频率合成(DDFS).本文介绍了利用可编程逻辑门阵列FPGA器件实现直接数字频率合成器(DDFS)的工作原理;给出了利用ALTERA公司的FPGA芯片(FLEX10K系列EPF10K10LC84-4器件)完成DDFS系统设计的具体方法.在设计中所用编程语言是VHDL.     

基于MCU+FPGA双系统架构下的直接数字频率合成技术设计

介绍了DDS技术在MCU FPGA双系统的一种实现方法,重点介绍了MCU的控制系统设计与现场可编程逻辑门阵列FPGA实现直接数字频率合成的原理及其电路结构,并给出了利用ALTERA公司的Flex10K系列EPF10K10LC84-4设计实现方案.     

基于FPGA实现专用DDS电路的研究

介绍直接数字频率合成技术(DDS)的基本组成以及原理框图,给出用FPGA实现DDS调频输出的原理框图,并且在QUARTUS Ⅱ5.1和Matlab下的波形仿真结果,表明设计是可行的.     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

基于FPGA的DDS设计与实现

随着数字信号处理和集成电路技术的发展,直接数字频率合成(DDS)的应用越来越广泛。DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点,而可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点,因此可以快速地完成复杂的数字系统。由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点,因此采用数字方法实现各种模拟调制也越来越普遍。现在许多DDS芯片都直接提供了实现多种数字调制的功能,实现起来比较简单。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

基于FPGA的直接数字频率合成器设计与实现

介绍了直接数字频率合成器的基本组成及设计原理,并对各组成部分进行了理论分析,给出了基于FPGA的具体设计方案及实现方法.仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比,可应用于各种数字接收系统.     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

基于直接数字频率合成的三角载波移相PWM控制FPGA的设计实现

本文阐述通过直接数字频率合成技术(DDS)用FPGA设计三角载波移相PWM波形的原理和要点,使多电平逆变器控制电路实现全数字化控制,改进了传统设计三角载波移相PWM的方法。实验表明该方案结构合理,具有较高的频率分辨率,可以实现快速频率切换,并且在改变时能够保证相位连续,易于大规模多电平级联电路的控制设计。     

基于FPGA和LabVIEW的任意波形发生器设计

介绍了一种基于PC机、单片机、FPGA和数字频率合成技术(DDS)的任意波信号发生器的设计方法;其中基于FPGA的DDS模块电路采用Verilog HDL语言和原理图相结合的方式设计,上位机的信号源面板以及波形编辑生成系统则基于LabVIEW图形化语言设计;基于FPGA的任意波形发生器,可以在不改变硬件平台的情况下,随时对信号源系统进行重构或升级,使得应用非常灵活和方便;特别是可以通过USB2.0接口和PC机连接,使得任意波的产生更加方便和快捷;实验结果表明整个设计可以产生0.01Hz~10MHz的任意波及正弦波、方波、三角波等常规的函数信号。