基于FPGA的可反馈式同步串行通信技术

为了实现可反馈式高速同步串行总线设计,提出基于FPGA使用硬件描述语言(HDL)和利用串行通信的本身电气特性设计出可反馈式电路,实现高可靠、高速率的同步串行总线通信方法。在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高LRM(现场可更换单元)级之间总线速率提供参考。     

基于FPGA高速帧同步设计及性能分析

高速数据传输主要用于传输大容量的格式化数据,在地面接收端先要对数据进行帧同步定位,确定每个正确的编码分组后,才能进行解交织译码处理,恢复出原始结构数据。为了解决高数据吞吐率与芯片的处理速度之间的矛盾,提出了一种基于现场可编程门阵列(FPGA)实现的并行帧同步搜索方法,并对其同步性能进行了分析和测试。该设计具有硬件资源占用少、处理速度高、实时性强、同步稳定可靠的特点。     

基于同步状态机的帧同步实现

采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能。全部电路由硬件描述语言实现。可以集成在一片CPLD或FPGA芯片内部，用于数字通信系统接收端的帧同步和定时。     

基于FPGA的串行总线扩展平台

介绍了一种基于FPGA的用于系统内芯片级串行扩展的应用研发平台，该平台包括由PC机构成的上位机和由FPGA构成的下位机。上位机提供了友好的人机交互界面；下位机用硬件描述语言在FPGA中实现多种串行接口的访问时序逻辑。借助这一平台，可方便地实现对具有I^2C、SPI、Microware、One-wire等接口的从器件芯片的操作，简化了系统设计前对这些芯片的测试工作。     

基于VHDL语言实现FPGA设计

介绍采用VHDL语言在现场可编程门阵列器件(FPGA)上实现通用芯片8255的设计,并简要介绍8255的结构,给出VHDL语言设计程序。     

基于FPGA的数据传输系统

该数据传输系统主要实现以下功能:将输入的DVI视频数据通过解码芯片TFP401A解码后,传输到FPGA寄存器中,并利用其进行简单的压缩裁剪处理,通过一个SRAM的乒乓操作后,转化为LVDS格式,再进行发送。该系统采用Xilinx的FPGA芯片,整个系统由读取模块,处理与缓存模块以及输出模块组成。通过软件的调试仿真,实现了系统的功能,且达到了预期目标。     

多通道高速HDLC处理器的设计与实现

本文详述了由一个具有分时处理能力的HDLC处理器对128逻辑通道数据进行高速、并行、实时处理的设计与实现过程,并讨论了其实现关键技术,给出了系统中关键结点的功能仿真波形图.     

基于FPGA的提取位同步时钟DPLL设计

提出一种基于FPGA的用于提取位同步时钟的片内全数字锁相环电路设计方案。该方案具有同步速度快,结构简洁,失锁后自我调节性能好,即使码元消失或是码元相位出现抖动时,提取的同步时钟也不会有较大变化,仍可以稳定输出。此外,该方案可以稳定地从曼彻斯特码中提取出位时钟,指导编解码器可靠工作。采用Verilog HDL语言描述电路,给出了仿真结果,并对其稳定性和稳态误差进行了理论分析,以实际测验验证了仿真的正确性。     

基于FPGA的E1/Ethernet互联方案的研究与实现

作为电信网与计算机Internet网基础——E1链路和以太网传输链路,它们之间的互连互通对实现两网的融合通信和优势互补具有很强的应用价值和现实意义。对此提出了一种基于FPGA的E1_以太网适配器的设计,主要包括HDLC帧与MAC数据帧格式的转换、系统同步机制的实现、数据缓存机制和流量控制的实现。适配器的主要功能是采用FPGA硬件编程实现的,具有系统处理速度快、设计灵活、控制方便等优点,在应用中取得了较好的效果。     

IP over SDH在城域网中的应用

文章探讨了IP业务在光通信中采用SDH技术进行传输及IPoverSDH技术在宽带信息网中的应用。IPoverSDH是指一组IP/PPP/HDLC协议在同步光纤网上的传输,它提高了点到点之间的传输速率,特别适用于以IP业务量为主的宽带信息城域网或在电信骨干网上疏导高速率数据流。     

高速图像串行总线传输

针对图像测量中高速图像数据传输问题,提出采用串行数据传输方式代替并行数据传输方式,并介绍2种可用于图像传输的高速串行总线传输方式,分析他们各自的特点和工程应用中所需注意的问题。通过实验表明,这2种串行总线传输方式都可以很好地满足图像数据高速、可靠、长距离传输的要求。     

基于PCI总线的高速多路数据传输卡设计

介绍了一套基于外部设备互连(PCI)总线的高速多路数据传输卡的设计,采用基于PCI内核与PCI用户逻辑相结合的新型设计方案,在顶层通过仿真来验证PCI接口以及用户逻辑设计正确与否.降低了设计的复杂程度,提高了电路的集成度和系统的性能,并根据PCI卡对外部设备驱动能力较弱的特点,在传输卡中加入了长线驱动功能,采用低电压差分信号(LVDS)技术,既降低了系统功耗,又实现长距离的计算机双向通信.     

基于FPGA的高速通信系统研究

介绍了以FPGA为核心基于LVDS接口的高速通信系统。系统通过FPGA将并行输入的信号组成特定的串行帧格式,并用LVDS接口发送。电缆驱动器及接收均衡器芯片用于加强系统远距离数据传送的能力,以保证200m同轴电缆的数据传输。系统使用串行同步方式传输,接收端首先通过时钟恢复芯片从串行数据帧中提取同步时钟,然后接收串行数据帧并恢复原信号。系统灵活性强、稳定性高,单路传输逮度高达120Mb／s。     

LVDS三线同步串口的传输速率

搭建了一个合理的试验平台,利用FPGA产生10bit数字自校图形,经过LVDS同步串口传输,在数据接收端处理串转并数据送入图像采集卡,通过实时观察接收图形是否正常来判断该传输速率下的可靠性。分别研究了基于FPGA片内低压差分模块和专业差分转换芯片的两种应用方案。通过大量试验得出结论:两种方案的最高传输速率,前者约能达到152Mbit/s,后者约为125.2Mbit/s。考虑到工程实际中可能面临的各种复杂应用环境,推荐适当降额应用。     

基于FPGA的高速数传系统研究

介绍了一种基于FPGA的高速数传系统,它是空间数据传输标准AOS(高级在轨系统)的仿真和验证系统.该系统利用计算机建立调度算法模型以找到合适的传送紧迫度表,采用FPGA对多路信号进行并行处理和调度,并且通过LVDS在高速设备之间交换数据.试验结果表明该系统较好地实现了高速环境下AOS的数据传输体制,并具有很大的灵活性.     

一种基于并串结合方式的波控系统设计

针对相控阵雷达波控系统的特点,提出了一种基于并串结合方式的波控系统,实现对相控阵雷达众多T/R组件的波束控制.本文指出了几种常用波控系统设计的优缺点,重点介绍了本波控系统设计的原理、组成和具体实现方法,并介绍了该波控系统设计在各方面带来的改进,包括布相时间短、波束切换快、系统扩展方便,同时能够有效的减少阵面走线、提高波控系统的可靠性和可维修性.     

基于高速串行总线的可重构信号处理机

介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设计实现和总线错误监测及处理方法。该处理机不仅有效解决了数据传输的瓶颈问题,而且实现了数据传输拓扑结构的可重构,提高了信号处理系统的灵活性和可靠性。     

基于FPGA的PCIe总线DMA传输的设计与实现

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景。使用FPGA来设计基于PCIe总线的数据传输,可以降低硬件的设计成本,提高硬件集成度的同时还能利用FPGA的可编程特性提高设计的灵活性与适应性。在对PCIe总线、FPGA内嵌PCIe硬核结构以及PCIe传输报文进行简要概述的基础上,提出了一种在FPGA内嵌PCIe硬核的基础上实现DMA传输的解决方案,较为详细地阐述了设计方案,对设计进行了评估与分析,并给出了传输带宽的测试结果。     

基于FPGA的CPCI高速读数接口设计

针对提高读数测试设备实时准确接收、处理高速数据能力的问题,研究了基于FPGA的CPCI总线接口及LVDS高速数据接口。 CPCI总线接口和LVDS高速数据接口相结合,既提高了系统的处理速度,又满足了数字信号处理的实时性。经过大量的试验验证,该高速读数接口能够准确接收并实时处理大量的高速数据,具有很高的可靠性,并且已经应用到了实际工程当中。