全静态16K位本体CMOS RAM

本文要报导一种采用高密度硅栅本体CMOS工艺和基本的6管CMOS RAM 单元电路的全静态16K CMOS RAM。存贮器的典型存取时间为95毫微秒,动态功耗200毫瓦,静态功耗小于1毫瓦。 用双层多晶硅MOS工艺已经能够制造带多晶硅负载的16K静态RAM。但是这种RAM的静态电流比较大,这是因为负载电阻要保持低的数值,以弥补工艺上的起伏。另一方面,6管的CMOS RAM单元却有许多优点,尤其是工作范围宽,静态功耗低。可是因为单元是由四个NMOS管交叉耦合的触发器和两个PMOS负载管组成的,从而使单元面积增加,这样要使16K CMOS RAM达到所要求的器件性能,就要用特别紧的布线标准。     

高速8K×8的混合式CMOS静态RAM

一、概述微处理器广泛应用对静态RAM的高速、高密集度和低功耗产生了强烈的要求。为了满足这一需求,采用NMOS工艺的16K静态RAM已设计成功。但是在高密集度的RAM中,NMOS增强/耗尽(E/D)电路的功耗问题一直未能完美地解决。这里介绍一个混合CMOS工艺制造的高速8K×8静态RAM。这一工艺就是将CMOS外围电路和NMOS贮存器模片相结合,用此RAM在典型的试验条件下我们得到了34ns的地址存取时间和90mW的有效功率。这里我们采用了带有4个子模块的分方位模片结构和一个新型的读出放大器。除了冗余贮存器单元之处,这个RAM包括     

高速4KCMOS静态RAM

日立制作所研制成功一种4K位CMOS静态RAM,其速度是世界最快的——存取时间为35毫微秒。制作这种存贮器采用的是该公司自己发展的Hi—CMOS工艺:双层多品硅布线技术和2.5微米精细加工技术。这种存贮器的功耗低,适用于fi|小型}11算机的现金存贮器、缓冲存贮器和可编程序存贮器。高     

封闭式CMOS集成电路

CMOS集成电路具有功耗低,噪声容限高,单电源工作,工作电压范围宽的优点。因些自六十年代问世以来,发展迅速,目前已广泛地应用于各类基本电路,手表,存贮器和微处理机。但是由于CMOSS集成电路中必须采有重参杂的扩散条将各元件包围起来。这样就增大了电子的无沅区面积。集成是目前CMOS集成电路的一个主要缺点。估计NMOS,PMOS,TTL (LSI),CMOS和TTL(MSI)的单门面积此的为1:1:2:4:10:10。从近几年的发展来看,大规模集成电路的单片（应数/）大约每年提高一倍,但是CMOSR单片容量总是只有同期NMOS的四分之一。例如1976年NMOS动态RAM生产水平已达16位。     

关于存贮器的电池备用线路

在很多应用场合,静态随机存贮器(RAM)需要一个超低功率的备用状态,因为这样大的存贮系统就可以由适当大小的电池组长时间保持。这个要求已迫使把许多系统用相对昂贵的CMOS RAM来设计,以满足很低的电流(氵曵)漏需要(每一存贮单元小于10nA)。以前关于NMOS RAM的电池备用的努力曾要求在降低的V_(cc)下运行。它仅部分地减少功率,或者为存贮阵列另加分开的供电引线,它要增加元件的引线总数。     

高速图象应用的4结构和CMOS 256k位动态RAM的研制

在256k×1位结构的标准产品基础上,具有高速存取功能、作图象存贮器应用的64k×1位和32k×8结构等各种各样的第二代256k动态RAM正在研制成功。外围电路采用CMOS结构也很引人注目。不久,这些产品除×1结构之外,将占256k RAM总数的30％。最引人注目的是周期时间小于50ns的静态列式CMOS型,以及供图象应用的双通道64k×4位产品的新应用研究。     

2K×8位HCMOS静态RAM

大型和微型计算机的存贮系统和外围设备的进展已经加速了用双层多晶硅NMOS工艺制造的16K静态RAM的发展。但是大容量静态RAM还存在一些困难的技术问题,例如动态功耗大,工艺相对来说比较复杂,以及2粒子引起的软差错等。 本文将发表用以前介绍过的HCMOS制造的16K静态RAM。单元的排列和截面如图1所示。为了保持数据而流向高(?)负载的电流是由通过掩埋结型场效应管提供的。结型场效应管电源单元省去了电源线,并为佈线设计提供了灵活性。它还允许采用单层多晶硅工艺,降低制造成本。单元面积是28×32微米。     

提高CMOS静态RAM集成度和性能有关工艺的综述

CMOS静态RAM有很多引人注意的优点,那就是:静态功耗低,噪声容限高,单电源工作,工作电压及温度范围宽(通常为3～15伏和-55℃～125℃),存贮器工作在静态,外围电路比较简单。因此,CMOS静态RAM极适合用于要求可靠性高和工作简便的存储系统中,特别是宇航和便携式使用电池设备中。     

简讯

最近国际商用机器公司(IBM)的半导体存贮器部和Intel公司签定了一个技术转让合同,IBM公司将得到用于制造64K位动态RAM的HMOS—Ⅲ技术,使IBM公司现有的64K位存贮器速度提高一倍。根据协定,IBM公司可获得并复印Intel公司的第二代64K位动态RAM(2164A)的设计资料,这种RAM的标准存取时间为150ns。     

发展集成电路必须重视半导体设备

一、引言近二十年来,以集成电路(IC)和微计算机为中心的微电子技术发展十分迅速。集成电路已从小规模集成电路发展到了超大规模集成电路(VLSI)。目前已能大量生产第一代VLSI(16K位静态RAM~*、64K位动态RAM及16位微处理器);科研水平是第二代VLSI(64K位静态RAM、256K位动态RAM及32位微处理器);今年将发表256K位静态RAM。在整个七十年代中,电路的集成度平均每两年提高4倍,每块电路     

单管单元N沟MOS RAM的读出放大器

1 引言 单管单元N沟MOS RAM是最先步入超大规模集成领域的半导体器件,它作为计算机的主存贮器,正在取代以往的磁心存贮器,这是因为MOS RAM具有高集成密度、高速度、高可靠性、低功耗、低成本等优点。与此同时,MOS RAM的价格在国际市场上越来越低,这亦是不可忽视的经济原因。随着需要量的不断增加,在保证提高成品率的同时,尽量减少芯片尺寸,增加单位面积的位数,也就是研制生产低价格大容量的MOS RAM已成为现今VLSI的主要课题之一。     

CMOS静态RAM的掉电保护

在数据采集、过程监测与自动记录、自动化仪器仪表等领域,经常需要对采集的数据、运行的状态以及计算的中间结果等采取必要的保护措施,以防止由于供电系统突然断电导致信息的丢失。对于造价较高的微机系统,可采用不间断电源(UPS)对系统进行一定时间的保护,但对于需长时间保存RAM中的信息,上述方法已不适用,这时可以采用后备电池给RAM供电,从而保护必要的内容。微型计算机主机使用的RAM可分为两大类,一类是动态随机存贮器(DRAM),另一类是静态随机存贮器(SRAM)。DRAM工作时需要时时对其内容刷新,否则信息就丢失。一般说来,刷新信号来自CPU,这样要使DRAM的内容不丢失,不仅要给DRAM供电,而且还要使系统不断电,显然耗电大,不宜用后备电池保护。SRAM的内容在微机工作时不需要刷新,只要其电源电压不掉电就可以长久保持。对于CMOS静态RAM来说,在静态时消耗的电流仅是微安级,若采用常用的5号电池,也可以给CMOS静态RAM供电两年以上。由于CMOS电路工作可靠、耗电省、可以方便地与TTL电路匹配,而且用电池供电成本低,更换方便,所以下面介绍经常使用的几种CMOS静态RAM的掉电保护的方法。     

周期时间为50ns的静态列式256k CMOS动态RAM

日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。     

东芝研制单片集成160万元件的256k位CMOS静态RAM

东京芝浦电气研制并发表了采用1μm的微细加工技术等,在单片上集成了约160方元件的第二代超大规模集成电路(256k位CMOS静态RAM)。 这次研制的静态RAM尺寸为6.68mm×8.86mm,在与当前的256K位动态RAM几乎相同的面积上,集成了约4倍于动态RAM的晶体管,实现了取数时间46ns,工作电流2mA,以及待机时的功耗30μw的高速、低功耗特性。     

64K 静态RAM松下半导体实验室

本文介绍应用双层多晶硅和NMOS/CMOS工艺设计具有典型存取时间为80ns的全静态RAM。该存储器工作和保持方式中功耗分别为300mw和75mw。 该RAM采用了具有N~+掺杂多晶硅栅的N型和P型MOS晶体管的N阱CMOS工艺。通过两步扩散工艺,避免了在形成源漏区的硼离子注入工序中硼掺杂到P型晶体管的硅栅中去,其结果避免了硼穿透400(?)(?)的薄栅氧化层引起P型晶体管的阈值电压漂移的问题。存储单元是在P型衬底上用NMOS工艺制作。外围电路,例如行和列译码器,输入/输出电路及读出放大器等由N阱CMOS形成。     

采用1.5gm微细CMOS技术的64kSRAM

近几年来,随着半导体存贮器集成度的提高,高速静态RAM正以16k、64k产品为中心持续地向前发展。为适应不断扩大的应用领域的要求,在其位结构、封装形式等方面产品也会多种多样。另外,通过产品多样化,位成本的降低等,促进了超大型计算机的主存贮器、个人计算机的高速缓冲存贮器等新的、大的应用领域的飞速发展,对高速静态RAM的需求量必将与日激增。     

制作高集成度动态RAM的各种单管单元结构的综合比较

大容量MOS动态RAM的进展显著。促进这种进展的基本技术之一是单管单元。存储单元的设计左右着存储器芯片的整个设计。根据字线和数据线(位线)的结构,可以将在16K位阶段中已成为主流的单管单元分为几种。作者通过综合性的评价,主张对高集成度动态RAM采用低阻材料的字线形成的折叠式数据线最为合适。 集成度一但从256K位提高到1M位以上,信号电荷量的减少就成为问题。为了改善这一点,作为单管单元介绍堆积型和开槽型结构。也要涉及到最近的CMOS化的倾向。作者认为,最重要的是成本,目前尚未见到能取代单管单元的实用单元。     

用CMOSⅢ工艺制作小于100ns的256kDRAM

动态随机存取存贮器最近不仅在密度上,而且也在性能上得到改善。CMOS工艺上的最新进展使CMOS静态和动态随机存取存贮器能提供低功耗,而密度和性能已达到     

64K位静态存储器

在最近十多年中,MOS存储器大体上以一定的速度持续地向着大容量化的方向发展。对于动态存储器来说,在产品水平上从1970年的1K位迅速发展到1982年的256K位。由此可见,集成度以每3年4倍的速度向前发展。静态存储器(SRAM)大容量化的发展速度与动态存储器(DRAM)相当或处于动态存储器之上,特别是CMOS静态存储器的集成度发展速     

适合于高速度高密度MOS集成电路的一种新的掩埋氧化物隔离

新的掩埋氧化物BO-MOS概念被提出来了。BO—MOS具有一个广大的氧化物隔离结构,它不仅使得扩散的侧(比土)隔离,而且也使源、漏扩散的底部隔离,与SOS/MOS类似,然而它保留有高的载流子过移和低的泄漏结特性。因此,在速度、密度和成本方面,它具有显著的优点。试验BO-MOS在LSI生产中应用,1024位静态NMOS RAM已成功地制造出来了,它采用的是重新设计的高密度体NMOS RAM的光掩模(通MBM 8115)。采用现有的SOS/CMOS光掩模制造的环形振荡电路,显示出与原来的SOS器件相等的速度—功耗特性。BO—MOS的制造程序,需要和常规MOS器件同样数量的光掩模,叙述了极重要的制造细节和器件特性。